RISC-V kontra ARM kontra x86: Pojedynek architektur krzemowych 2025
Walka o supremację w świecie komputerów nabiera tempa w 2025 roku, gdy trzy główne architektury CPU – RISC-V, ARM i x86 – rywalizują o dominację. Te zestawy instrukcji stanowią podstawę wszystkiego, od malutkich czujników IoT po superkomputery. x86 rządził komputerami PC i serwerami przez dekady, ARM napędza obecnie praktycznie wszystkie smartfony (a nawet komputery Mac firmy Apple), a nowicjusz RISC-V zdobywa ogromną popularność jako otwarta alternatywa. Każda z nich ma unikalne zalety: x86 oferuje surową wydajność i ogromne dziedzictwo oprogramowania, ARM szczyci się efektywnością i dojrzałym ekosystemem mobilnym/wbudowanym, a otwarty projekt RISC-V obiecuje niespotykaną elastyczność i innowacyjność eetimes.eu eetimes.eu. Niniejszy raport przedstawia dogłębne porównanie tych trzech architektur – obejmując podstawy techniczne, wydajność, efektywność energetyczną, elastyczność, licencjonowanie, dojrzałość ekosystemu, bezpieczeństwo, implementacje sprzętowe oraz najnowsze trendy na połowę 2025 roku. Przedstawimy także opinie ekspertów, cytaty z branży i nadchodzące produkty. Stawka jest wysoka: ten, kto zwycięży w tym „pojedynku architektur krzemowych”, ukształtuje przyszłość informatyki – od urządzeń mobilnych, przez centra danych w chmurze, po AI na brzegu sieci i nie tylko.
Podstawy techniczne: RISC kontra CISC i filozofia projektowania
Na wysokim poziomie architektura x86 jest klasycznym przykładem CISC (Complex Instruction Set Computer), podczas gdy zarówno ARM, jak i RISC-V opierają się na zasadach RISC (Reduced Instruction Set Computer). W praktyce współczesne procesory zacierają te granice – jednak filozofie projektowe wciąż wpływają na rdzeń każdej z tych architektur.
- x86 (opracowany przez firmę Intel w latach 70.) to CISC ISA z bogatym, gęstym zestawem instrukcji, obejmującym wiele złożonych, przestarzałych operacji. Przez lata x86 zgromadził wiele „bagażu” dla zachowania kompatybilności wstecznej, od 16-bitowego trybu rzeczywistego aż po nowoczesne rozszerzenia 64-bitowe. To sprawia, że układy x86 są potężne i wszechstronne, ale także przeładowane funkcjami legacy. Nowoczesne mikroarchitektury x86 wewnętrznie tłumaczą instrukcje CISC na prostsze mikrooperacje (w zasadzie operacje podobne do RISC) do wykonania, co łagodzi pewne nieefektywności, ale kosztem dodatkowej logiki dekodującej tomshardware.com tomshardware.com. Intel nawet badał uproszczony wariant x86 obsługujący wyłącznie 64 bity (nazwany x86-S), który miałby porzucić obsługę starych trybów 16/32-bitowych, aby uprościć przyszłe układy tomshardware.com tomshardware.com. Jednak siłą x86 pozostaje jego niezawodność i czysta wydajność, a także niezrównana baza oprogramowania legacy – nadal można uruchamiać aplikacje PC sprzed dekad na dzisiejszych procesorach x86. To wsparcie dla starszych rozwiązań jest zarówno błogosławieństwem, jak i przekleństwem, dając x86 ogromny ekosystem, ale także cięższą, mniej elegancką architekturę (stąd historycznie wyższe zużycie energii) dfrobot.com tomshardware.com.
- ARM (pierwotnie Acorn RISC Machine, później Advanced RISC Machine) powstał w latach 80. jako czysta architektura RISC. Instrukcje ARM mają stały rozmiar i są stosunkowo proste, co umożliwia wydajne potokowanie i niskie zużycie energii – idealne do zastosowań mobilnych i wbudowanych. Z czasem ARM dodał funkcje (takie jak skompresowane instrukcje Thumb, NEON SIMD, 64-bitowy ARMv8 itd.), a teraz w ARMv9 wprowadza zaawansowane funkcje, takie jak przetwarzanie wektorowe SVE2 i zwiększone bezpieczeństwo, ale wciąż pozostaje architekturą typu load/store w stylu RISC w swojej istocie. Filozofia projektowania ARM kładzie nacisk na wysoki stosunek wydajności do poboru mocy, co sprawia, że dominuje w urządzeniach zasilanych bateryjnie dfrobot.com dfrobot.com. W porównaniu do x86, rdzenie ARM mają zazwyczaj mniejszy, czystszy zestaw instrukcji z dużo mniejszą ilością przestarzałych elementów. Wadą jest to, że historycznie ARM wymagał wysoko zoptymalizowanego oprogramowania i nie mógł dorównać szczytowej wydajności x86 w komputerach PC – ale ta różnica szybko się zmniejszyła (co udowodniły układy Apple z serii M opartych na ARM). ARM jest własnościowy; Arm Holdings licencjonuje swoje ISA i projekty rdzeni producentom układów scalonych. Mimo to wiele firm może implementować rdzenie ARM, co prowadzi do bogatego ekosystemu dostawców i innowacji. Podsumowując, ARM oferuje wydajność RISC z dojrzałością ekosystemu rozwijaną przez dekady, doskonale równoważąc wydajność i pobór mocy w szerokim zakresie urządzeń.
- RISC-V jest najnowszym graczem – piątą generacją architektury RISC z UC Berkeley (po raz pierwszy wprowadzoną w 2010 roku). Została zaprojektowana od podstaw jako czysta, modułowa i rozszerzalna, bez obciążeń związanych z dziedzictwem. Podstawowa ISA RISC-V zawiera tylko kilkadziesiąt prostych instrukcji, a następnie definiuje opcjonalne rozszerzenia (dla mnożenia, operacji atomowych, liczb zmiennoprzecinkowych, wektorów itp.), które projektanci mogą dołączać w razie potrzeby dfrobot.com dfrobot.com. To modułowe podejście pozwala RISC-V skalować się od malutkich mikrokontrolerów aż po super-skalarnych procesorów serwerowych, poprzez dodawanie tylko potrzebnych komponentów. Co ważne, RISC-V to otwarty standard – ISA jest darmowa i nie jest obciążona opłatami licencyjnymi. Nawiązuje to do etosu oprogramowania open-source, ale zastosowanego do sprzętu. W rezultacie, układy RISC-V mogą być projektowane przez każdego bez konieczności płacenia opłat licencyjnych, a niestandardowe instrukcje mogą być dodawane do specyficznych zastosowań. Filozofia projektowania podkreśla prostotę, efektywność energetyczną i wolność od bagażu historycznego dfrobot.com dfrobot.com. Weteran branży David Patterson (współtwórca RISC-V i wcześniejszych projektów RISC) zauważył czystość RISC-V: unika on „narzutu złożoności”, który nagromadził się w x86, a nawet ARM, oferując minimalistyczną ISA, która osiąga wydajność dzięki efektywności, a nie liczbie instrukcji dfrobot.com dfrobot.com. W praktyce, techniczne podstawy RISC-V dają mu zalety czystej karty – łatwiejszą implementację i innowacyjność – ale jako nowość, wciąż pozostaje w tyle pod względem optymalizacji i wsparcia programowego (na razie).
Zestaw instrukcji i elastyczność: Zestaw instrukcji RISC-V jest modułowy z założenia, co jest unikalne. Istnieje niewielka obowiązkowa baza (np. operacje na liczbach całkowitych 32-bitowych) oraz wiele standardowych rozszerzeń (oznaczanych literami, jak M dla mnożenia/dzielenia liczb całkowitych, A dla operacji atomowych, F/D dla liczb zmiennoprzecinkowych, V dla wektorowych/SIMD itd.). Programiści mogą także tworzyć własne rozszerzenia dla specjalnych akceleratorów, co czyni go wyjątkowo elastycznym i konfigurowalnym eetimes.eu eetimes.eu. ISA ARM jest bardziej monolityczna – np. ARMv8-A dla 64-bitów zawiera stały zestaw funkcji – choć Arm oferuje pewną elastyczność poprzez licencjonowanie architektury (pozwalając firmom takim jak Apple czy Qualcomm projektować własne rdzenie implementujące ISA ARM, a ostatnio nawet ograniczone własne instrukcje poprzez „Scalable Vector Extension”). x86 jest najmniej elastyczny – jest całkowicie kontrolowany przez Intela/AMD i choć posiada liczne rozszerzenia (SSE, AVX itd.), strony trzecie nie mogą dodawać własnych. Jeśli chodzi o gęstość kodu, wszystkie trzy mają opcje skompresowanych instrukcji (zmiennodługościowe instrukcje x86, ARM Thumb, rozszerzenie RISC-V „C”), więc rozmiar pamięci jest porównywalny, choć projektanci RISC-V dążyli do konkurencyjności pod względem wielkości kodu, ucząc się na błędach poprzedników. Podsumowując, ISA RISC-V jest najprostsza i najbardziej rozszerzalna, ARM jest bogata, ale starannie zarządzana, a x86 jest potężny, ale obciążony złożonością wynikającą z dziedzictwa.
Wydajność i efektywność energetyczna
Jeśli chodzi o czystą wydajność, x86 tradycyjnie prowadził w zaawansowanych zastosowaniach – ale ARM znacznie zmniejszył tę różnicę, a RISC-V szybko dogania w niektórych dziedzinach. Oto jak wypadają w połowie 2025 roku:
- Wydajność x86: Dziesięciolecia udoskonaleń sprawiły, że procesory x86 Intela i AMD są niezwykle wydajne. Najwyższej klasy układy x86 (takie jak Intel Core i9 lub AMD Ryzen 9 dla komputerów stacjonarnych oraz Xeon/EPYC dla serwerów) oferują najlepsze prędkości jednowątkowe i przepustowość wielordzeniową. Doskonale radzą sobie z wymagającymi zadaniami, które potrafią wykorzystać ich agresywne potoki wykonawcze, duże pamięci podręczne i wysokie częstotliwości taktowania. Na przykład w testach serwerowych 64- lub 96-rdzeniowe procesory x86 wciąż często wyznaczają standardy wydajności absolutnej. Jednak ta szybkość wiąże się z wysokim zużyciem energii – układy x86 historycznie były energożerne, wymagając solidnego chłodzenia, zwłaszcza przy maksymalnym obciążeniu. Efektywność się poprawiła (szczególnie dzięki hybrydowym architekturom łączącym rdzenie „wydajnościowe” i „efektywnościowe”, jak obecnie u Intela), ale układy x86 generalnie pobierają więcej energii na operację niż równoważne konstrukcje ARM dfrobot.com. W zastosowaniach mobilnych lub ultra-niskoenergetycznych x86 sobie nie radził (próby Intela z procesorami do smartfonów nie powiodły się głównie z powodu nieefektywności energetycznej). Niemniej jednak w 2025 roku x86 pozostaje królem wydajności w zastosowaniach legacy – w zadaniach takich jak handel wysokich częstotliwości, niektóre obliczenia naukowe czy uruchamianie starszego oprogramowania, siła obliczeniowa x86 i dojrzałe optymalizacje dają mu przewagę. Jednak koszt energetyczny jest wyższy, a urządzenia zasilane z baterii w większości zrezygnowały z x86.
- Wydajność ARM: ARM był kiedyś postrzegany jako „wolniejszy, ale energooszczędny”, odpowiedni tylko dla telefonów i urządzeń wbudowanych. To podejście jest już nieaktualne. Dzisiejsze procesory oparte na ARM mogą dorównywać x86 pod względem wydajności – często przewyższając je pod względem efektywności energetycznej. Przełomowym momentem był układ M1 firmy Apple (2020) i jego następcy (M2 itd.), które pokazały, że konstrukcja ARM może przewyższać porównywalne procesory x86 w laptopach/komputerach stacjonarnych przy znacznie mniejszym poborze mocy dfrobot.com dfrobot.com. W 2025 roku układy SoC z serii M firmy Apple (z autorskimi, 8–10-rdzeniowymi projektami ARM64) nadal wyznaczają wysokie standardy wydajności CPU na wat, przewyższając wiele laptopowych układów x86 przy minimalnym zużyciu energii. W segmencie serwerów, układy ARM takie jak Graviton3 Amazona i procesory Ampere oferują od kilkudziesięciu do ponad 128 rdzeni, zapewniając konkurencyjną przepustowość przy znacznie niższym TDP niż Xeony. W rzeczywistości efektywność ARM jest tak wysoka, że przy tym samym budżecie energetycznym serwer ARM może mieć więcej rdzeni i często większą całkowitą przepustowość – to kluczowy powód, dla którego dostawcy chmury stawiają na ARM w zadaniach skalowalnych. Trzeba jednak zaznaczyć, że pod względem absolutnej wydajności pojedynczego rdzenia najszybsze rdzenie x86 (np. Intel Golden Cove lub AMD Zen 4) w niektórych metrykach wciąż nieznacznie wyprzedzają najszybsze rdzenie ARM (takie jak seria ARM Cortex-X czy rdzenie Apple), dzięki wyższym częstotliwościom taktowania i agresywnej mikroarchitekturze. Różnica jest jednak niewielka, a ARM szybko nadrabia dystans. Efektywność energetyczna to domena ARM: dziedzictwo mobilne sprawia, że nawet wysokowydajne rdzenie ARM są zoptymalizowane do wykonywania większej pracy na wat. Dzięki temu układy ARM są idealne wszędzie tam, gdzie liczy się zużycie energii – od telefonów (gdzie ARM dominuje), po centra danych szukające lepszego stosunku wydajności do kosztu energii. Podsumowując, ARM oferuje obecnie wydajność zbliżoną do x86 w komputerach wysokiej klasy, przy znacznie lepszej efektywności energetycznej. Cała linia komputerów Mac przechodząca z x86 na ARM to dowód: Apple pokazało, że układy ARM mogą obsługiwać profesjonalne zadania tradycyjnie zarezerwowane dla x86, bez utraty szybkości dfrobot.com.
- Wydajność RISC-V: RISC-V to nowicjusz, który wciąż udowadnia swoją wartość pod względem wydajności. Wczesne implementacje RISC-V były skoncentrowane na mikrokontrolerach i prostych rdzeniach, więc znacznie odstawały szybkością od x86/ARM. Jednak sytuacja ta szybko się zmienia. W ciągu ostatnich kilku lat firmy zaprezentowały procesory RISC-V klasy serwerowej zaprojektowane do rywalizacji z głównymi CPU. Na przykład Ventana Micro Systems ogłosiła swój układ RISC-V Veyron V2 z maksymalnie 192 rdzeniami, przeznaczony do pracy w chmurze i obciążeniach AI servethehome.com servethehome.com. Chociaż każdy rdzeń RISC-V może jeszcze nie dorównywać IPC (instrukcje na cykl) najlepszym rdzeniom x86/ARM, te układy wykorzystują ogromną liczbę rdzeni i konstrukcje chipletowe, aby osiągnąć wysoką przepustowość. Ventana twierdzi, że osiąga konkurencyjną wydajność na wat w określonych zadaniach centrów danych, koncentrując się na przyspieszaniu specyficznym dla danej dziedziny obok rdzeni ogólnego przeznaczenia servethehome.com. Inny startup, SiFive, opracował wysokowydajne rdzenie RISC-V (seria U8 itd.) przeznaczone do urządzeń klienckich i akceleratorów. Luka w wydajności jednowątkowej się zmniejsza, ponieważ projekty RISC-V wdrażają techniki takie jak wykonywanie poza kolejnością, duże pamięci podręczne i wysokie częstotliwości taktowania – zasadniczo nadrabiając dekady doświadczenia architektonicznego. Jedną z zalet RISC-V jest swoboda specjalizacji: układ RISC-V może zawierać niestandardowe rozszerzenia dla określonych algorytmów (np. przetwarzanie AI, kryptografia), potencjalnie przewyższając rdzenie ogólnego przeznaczenia w tych obszarach. Na przykład wyspecjalizowane akceleratory wektorowe i AI na RISC-V mogą zapewnić ogromne przyspieszenie dla tych zadań. Podsumowując, surowa wydajność nie jest jeszcze najmocniejszą stroną RISC-V jeszcze, ale szybko się poprawia. Dla wielu zastosowań wbudowanych i IoT rdzenie RISC-V są już „wystarczająco szybkie” przy znacznie niższym koszcie lub zużyciu energii. W segmencie high-end rok 2025 oznacza pierwszą falę naprawdę konkurencyjnych rozwiązań RISC-V (takich jak wielordzeniowe, wielogigahercowe SoC) wchodzących na rynek eetasia.com eetasia.com. Konsensus wśród ekspertów jest taki, że wydajność RISC-V będzie nadal gwałtownie rosła, gdy coraz więcej firm będzie inwestować w zaawansowane projekty – potencjalnie dorównując ARM i x86 w kolejnych obszarach w ciągu kilku lat. Jak ujął to jeden z analityków branżowych, rozmowa przesunęła się z pytania „czy i kiedy” RISC-V będzie opłacalny na „kiedy i jak” zostanie wdrożony, ponieważ rdzenie stają się coraz mocniejsze z każdą generacją eetasia.com.
Wydajność na wat: Jeśli jest jedna metryka, w której ARM (a potencjalnie także RISC-V) zdecydowanie przewyższa x86, to jest nią efektywność. RISC-owa architektura ARM i dekady optymalizacji pod kątem urządzeń mobilnych dają jej wyraźną przewagę w wydajności dostarczanej na wat zużytej energii. Układy x86 uległy poprawie (szczególnie dzięki nowemu podejściu Intela z hybrydowymi rdzeniami oraz procesom technologicznym AMD 7nm/5nm), ale nadal często pobierają więcej energii pod obciążeniem. Dlatego właśnie serwery oparte na ARM mogą oferować większą gęstość obliczeniową w środowiskach o ograniczonym poborze mocy, a laptopy z układami ARM (np. komputery Apple Silicon Mac lub nadchodzące urządzenia Windows on ARM) zapewniają lepszy czas pracy na baterii przy podobnej wydajności. Projekty RISC-V, będąc lekkimi i konfigurowalnymi, również wykazują doskonałą efektywność w zadaniach dostosowanych do potrzeb – wiele mikrokontrolerów klasy RISC-V może działać na małych bateriach przez długi czas. Na rok 2025, ARM prowadzi pod względem efektywności energetycznej w przetwarzaniu ogólnego przeznaczenia, a RISC-V obiecuje podobną lub lepszą efektywność, gdy jego rdzenie wysokowydajnościowe dojrzeją. x86 jest zwykle zarezerwowany dla scenariuszy, w których liczy się absolutna wydajność, a zużycie energii jest sprawą drugorzędną (komputery do gier, stacje robocze, potrzeby związane z oprogramowaniem legacy), lub tam, gdzie lata optymalizacji pod x86 nadal dają mu przewagę w określonych zastosowaniach.
Elastyczność i możliwość dostosowania
Jedną z najbardziej wyraźnych różnic między tymi architekturami jest to, jak bardzo są elastyczne i konfigurowalne:
- RISC-V: Bezprecedensowa elastyczność. Otwarta i modułowa ISA RISC-V została zaprojektowana z myślą o elastyczności. Firmy, a nawet hobbyści, mogą wziąć bazową ISA i dodać własne instrukcje lub akceleratory, aby zoptymalizować ją pod konkretne zadania, bez konieczności uzyskiwania zgody od centralnego organu. To sprawiło, że niektórzy nazywają RISC-V „Linuksem sprzętu”, ponieważ podobnie jak oprogramowanie open-source, umożliwia globalnej społeczności współpracę i innowacje na wspólnej podstawie. Na przykład firma produkująca chip do czujnika IoT może uwzględnić jedynie bazę całkowitoliczbową RISC-V i może niewielki mnożnik – minimalizując powierzchnię krzemu – podczas gdy firma budująca akcelerator AI może dodać własną instrukcję mnożenia macierzy, aby przyspieszyć sieci neuronowe. Ta możliwość dostosowania procesora do zadania to coś, czego ani ARM, ani x86 nie oferują w takim stopniu. Jak zauważa RISC-V International, otwarta ISA pozwala na „większą kontrolę” i specjalizację, której nie mogą dorównać zastrzeżone ISA eetimes.eu eetimes.eu. Wyrazistym przykładem jest sposób, w jaki Nvidia wykorzystuje rdzenie RISC-V: Nvidia zintegrowała dziesiątki niestandardowych procesorów sterujących RISC-V w swoich GPU, aby zarządzać zadaniami wydajniej niż gotowe kontrolery eetimes.eu. Takie własne modyfikacje byłyby trudne przy użyciu zamkniętych rdzeni ARM. RISC-V pozwala nawet na alternatywne szerokości danych (np. warianty 32-bitowe, 64-bitowe, 128-bitowe) i posiada standardowe profile dla różnych dziedzin (najnowszy profil RVA23 dla aplikacji obejmuje wektory i wirtualizację do zastosowań zaawansowanych eetasia.com eetasia.com). Minusem jest to, że wraz z dużą swobodą pojawia się ryzyko fragmentacji – jeśli każdy stworzy własne rozszerzenia, kompatybilność oprogramowania może ucierpieć. Społeczność RISC-V rozwiązuje ten problem, zatwierdzając standardowe profile, aby zapewnić podstawową kompatybilność eetasia.com. Niemniej jednak, w 2025 roku RISC-V wyraźnie oferuje największą swobodę projektantom układów scalonych, co jest ogromną zaletą w sektorach takich jak niestandardowe akceleratory, badania i wszędzie tam, gdzie uniwersalne CPU się nie sprawdzają.
- ARM: Konfigurowalne, ale kontrolowane. ARM znajduje się pośrodku – Arm Holdings dostarcza różne rdzenie IP i pewne opcje konfiguracyjne, ale ostatecznie Arm kontroluje ISA i jej rozwój. Duzi licencjobiorcy mogą uzyskać Licencję Architektoniczną, która pozwala im projektować własne mikroarchitektury implementujące zestaw instrukcji ARM (przykładem są procesory Apple, a także nadchodzące rdzenie Oryon firmy Qualcomm). Nie mogą jednak zmieniać samego zestawu instrukcji ARM – każda nowa instrukcja lub rozszerzenie musi zostać zatwierdzone i wydane przez Arm Holdings. Istniały ograniczone programy dla niestandardowych instrukcji (Arm ogłosił rozszerzenie Custom Instructions dla mikrokontrolerów Cortex-M w ostatnich latach), ale są one ściśle ograniczone. Ogólnie rzecz biorąc, ARM oferuje szerokie portfolio produktów – od malutkich rdzeni Cortex-M0 po serwerowe rdzenie Neoverse – więc klienci wybierają rdzeń najbliższy swoim potrzebom i integrują go. Daje to pewną elastyczność w wyborze odpowiedniego rdzenia, ale nie w modyfikowaniu jego podstawowych zachowań. To powiedziawszy, ponieważ tak wiele firm licencjonuje ARM, istnieje znaczna różnorodność ekosystemu w układach opartych na ARM: np. jedna firma może skupić się na dodaniu dużego GPU lub NPU obok procesora ARM, inna może postawić na ultraoszczędną implementację. Podejście Arm można określić jako „skonfigurowane, nie niestandardowe” – można konfigurować parametry (rozmiary pamięci podręcznej, liczbę rdzeni itp.) i wybierać spośród standardowych zestawów funkcji, ale generalnie nie można dowolnie dodawać nowych funkcji ISA. Zaletą tej kontrolowanej elastyczności jest silna kompatybilność oprogramowania pomiędzy układami ARM oraz gwarantowany poziom wsparcia ze strony Arm Holdings dla narzędzi i IP. Oznacza to również, że ARM może wymusić pewien poziom spójności i jakości (co jest ważne np. przy certyfikacjach bezpieczeństwa w motoryzacji). Podsumowując, ARM zapewnia umiarkowaną elastyczność dzięki różnorodności rdzeni i licencjom architektonicznym, ale nadal jest to platforma zastrzeżona, w której Arm jest strażnikiem istotnych zmian eetimes.eu eetimes.eu.
- x86: Najmniej elastyczny (zamknięty ekosystem). Architektura x86 jest w całości własnością i jest definiowana przez firmę Intel (i w pewnym stopniu współtworzona z AMD). Żaden inny podmiot nie może wdrożyć procesorów x86 od podstaw bez licencji (a w praktyce, jedynym trzecim producentem x86 w ostatnich latach był VIA/Zhaoxin w Chinach dzięki starszym licencjom). To sprawia, że x86 to zamknięty ekosystem – w zasadzie duopol Intela i AMD kontrolujący jego rozwój. Jeśli chcesz procesor x86, kupujesz układ Intela lub AMD (albo ich nielicznych licencjobiorców). Nie ma możliwości dostosowania przez firmy zewnętrzne; nawet duże firmy, takie jak Google czy Apple, nie były w stanie stworzyć własnych układów x86 (co częściowo tłumaczy, dlaczego Apple przeszło na ARM, by mieć większą kontrolę). Intel i AMD dodają nowe instrukcje (np. AVX-512, czy ostatnie konkurencyjne rozwiązania AMD dla AVX-512 itd.), ale to zależy od decyzji producentów i często prowadzi do fragmentacji (np. niektóre układy obsługują nowe rozszerzenie, inne nie, przez co oprogramowanie musi wykrywać możliwości sprzętu). W szerszej perspektywie sztywność x86 ma jedną zaletę: program skompilowany na x86 uruchomi się na każdym procesorze x86 (o tej samej szerokości bitowej) nawet sprzed wielu lat – platforma jest bardzo stabilna. Oznacza to jednak również, że x86 nie może łatwo wdrażać innowacji specyficznych dla danej dziedziny, pochodzących z szerszego rynku. W przeciwieństwie do tego, w RISC-V, na przykład, grupy badawcze tworzą eksperymentalne rozszerzenia dla bezpieczeństwa i AI i mogą je faktycznie prototypować na prawdziwym krzemie RISC-V. W przypadku x86, innowacje są ograniczone do tego, co Intel/AMD zdecydują się zrobić wewnętrznie. To kluczowy powód, dla którego wielu uważa otwarty model RISC-V za przełomowy; jak podkreśla RISC-V International, zastrzeżone ISA „hamowały postęp B+R” przez zamknięcie ekosystemu, podczas gdy otwarta ISA „ułatwia wspólne rozwiązania” i szybszą innowację eetimes.eu eetimes.eu.
W skrócie, RISC-V oferuje maksymalną elastyczność (możliwość dowolnej personalizacji), ARM oferuje wyselekcjonowaną elastyczność (wiele opcji, ale w ramach kontrolowanego środowiska), a x86 oferuje spójność kosztem elastyczności (zamknięty, „dostajesz to, co widzisz”). W zależności od zastosowania może to być czynnik decydujący – na przykład, jeśli program narodowy chce opracować unikalny procesor do superkomputerów lub zastosowań wojskowych bez kontroli z zewnątrz, RISC-V jest atrakcyjny; jeśli producent komputerów konsumenckich chce po prostu niezawodnej, standardowej platformy, x86 lub ARM mogą być prostsze.
Modele licencjonowania: otwarte vs zastrzeżone
Modele licencjonowania i biznesowe tych architektur różnią się jak dzień i noc, a to ma ogromne konsekwencje dla kosztów, innowacji, a nawet geopolityki.
- RISC-V – Otwarte i wolne od opłat licencyjnych: RISC-V to otwarty standard, zarządzany przez RISC-V International (fundację non-profit). Korzystanie z ISA RISC-V nie wymaga płacenia żadnych opłat licencyjnych ani tantiem. Każdy może pobrać specyfikację, zaprojektować procesor i, o ile spełnia ona wymagania specyfikacji, nazwać go procesorem RISC-V. To podobnie jak w przypadku standardów Ethernet czy Wi-Fi – każdy może z nich korzystać. Implementacje projektów mogą być własnościowe lub open-source, ale sama ISA jest otwarta. Ten model znacząco obniża bariery wejścia – startupy, uniwersytety i firmy z krajów rozwijających się mogą tworzyć układy scalone bez kosztów początkowych, jakie wiązałyby się z ARM lub x86 eetimes.eu eetimes.eu. Sprzyja to także budowaniu społeczności: firmy dzielą się pomysłami na rozszerzenia, współpracują w grupach roboczych itp., podobnie jak w społeczności open-source. Jednak otwartość nie oznacza braku zarządzania – fundacja RISC-V (z siedzibą w Szwajcarii dla zachowania neutralności) zarządza standaryzacją ISA, by zapobiec jej nadmiernej fragmentacji eetimes.eu. Model otwarty oznacza też, że nie ma jednej firmy dostarczającej „oficjalne” rdzenie RISC-V – zamiast tego wielu dostawców (SiFive, Andes, Tenstorrent, T-Head Alibaby itd.) oferuje IP lub układy RISC-V. Taka konkurencja może obniżać koszty dla klientów. Z drugiej strony, wsparcie i odpowiedzialność są rozproszone – w przeciwieństwie do ARM, nie można wskazać jednego podmiotu gwarantującego działanie wszystkich rdzeni RISC-V; to w gestii wdrażających leży zapewnienie jakości (choć pojawiają się inicjatywy takie jak zestawy testów zgodności RISC-V i programy certyfikacji eetimes.eu). Ważną konsekwencją otwartej licencji RISC-V jest jej znaczenie geopolityczne: kraje lub firmy dążące do niezależności od zagranicznej kontroli własności intelektualnej zwracają się ku RISC-V. Na przykład UE i Chiny zainwestowały znaczne środki w RISC-V jako sposób na rozwój krajowych możliwości produkcji układów scalonych bez polegania na Arm (firmie powiązanej z Wielką Brytanią/USA) czy x86 (USA) eetimes.eu eetimes.eu. W rzeczywistości RISC-V International celowo przeniosła się do Szwajcarii w 2020 roku, by pozostać neutralną i dostępną dla wszystkich, po obawach, że amerykańskie kontrole eksportowe mogłyby ograniczyć ISA z siedzibą w USA dfrobot.com. Otwarta licencja przekłada się więc zarówno na korzyści kosztowe, jak i na autonomię strategiczną. Jak ujął to jeden z entuzjastów RISC-V: „Nikt nie może nałożyć embarga na RISC-V – jest otwarty dla wszystkich”, co podkreśla jego atrakcyjność w erze napięć handlowych w technologii eetimes.eu eetimes.eu.
- ARM – Licencjonowanie na zasadach własnościowych: Model ARM jest własnościowy, ale szeroko stosowany. Arm Ltd. (firma) jest właścicielem ISA ARM i wszystkich jej projektów. Firmy muszą podpisać umowy licencyjne, aby korzystać z technologii ARM. Zazwyczaj istnieją dwa typy licencji:
- Licencja na rdzeń IP, w której klient korzysta z gotowych projektów rdzeni Arm (takich jak Cortex-A78, Cortex-M55 itd.). Integrują je w swoich układach scalonych. Obejmuje to opłatę licencyjną z góry oraz tantiemy za każdy sprzedany układ. Opłata ta może być znacząca (od setek tysięcy do milionów dolarów), a tantiemy mogą wynosić od kilku centów do kilku dolarów za urządzenie, w zależności od wolumenu i złożoności rdzenia. Opłaty te wpływają na koszt układów opartych na ARM.
- Licencja na architekturę, w której bardzo duzi gracze (tacy jak Apple, Qualcomm, Samsung itd.) licencjonują zestaw instrukcji ARM i projektują własne rdzenie od podstaw, które wykonują kod ARM. Nadal płacą za to znaczne opłaty, ale daje im to większą swobodę w różnicowaniu produktów. Nawet wtedy są zobowiązani do płacenia tantiem za korzystanie z ISA. Niedawna sprawa sądowa ujawniła pewne szczegóły: Qualcomm, na przykład, płaci ponad 300 milionów dolarów rocznie tytułem tantiem dla Arm (około 10% przychodów Arm) tomshardware.com. To daje wyobrażenie o skali – nie są to trywialne koszty dla dużych dostawców.
- x86 – Zamknięte i ekskluzywne: Licencjonowanie architektury x86 jest najbardziej restrykcyjne. Zasadniczo tylko Intel i AMD (oraz ich bliscy partnerzy) mogą produkować procesory x86. Intel historycznie zaciekle chronił własność intelektualną x86 – prawa AMD do x86 wynikają z wymiany technologicznej z lat 80., a obie firmy od tego czasu wzajemnie licencjonują patenty. Kilka innych firm (Cyrix, VIA) miało kiedyś licencje, ale dziś praktycznie zostały tylko Intel i AMD. Jeśli osoba trzecia chciałaby wyprodukować układ x86, musiałaby użyć chipu Intela/AMD lub uzyskać specjalną umowę (co jest niezwykle mało prawdopodobne). Nie istnieje rynek zewnętrznych licencji IP x86 jak w przypadku rdzeni ARM czy RISC-V. Ta ekskluzywność doprowadziła do duopolu x86 na rynku PC i serwerów. Pozytywną stroną jest spójność – komputery z Windowsem i oprogramowanie na x86 mają stabilny cel, a zyski Intela/AMD ze sprzedaży x86 finansują ciągłe badania i rozwój architektury. Negatywną stroną jest jednak brak konkurencji i elastyczności w licencjonowaniu. Jeśli Intel podniesie ceny chipów lub zacznie faworyzować określone rynki, klienci mają ograniczone alternatywy poza całkowitą zmianą ISA (co stało się na rynku mobilnym – nikt nie mógł tanio licencjonować x86 do telefonów, więc branża przeszła na ARM). Ponadto model x86 nie pozwala łatwo na dostosowanie czy warianty regionalne. Oznacza to również, że innowacje x86 są powiązane z interesami biznesowymi dwóch firm. Na przykład, jeśli ani Intel, ani AMD nie skupią się na mikrokontrolerach o ultra niskim poborze mocy, x86 po prostu nie będzie obecny w tym segmencie (rzeczywiście, nie znajdziesz x86 w małych węzłach IoT – nie jest tam oferowany). Z perspektywy kosztów, integratorzy systemów nie płacą opłaty licencyjnej za x86 (po prostu kupują chipy), ale pośrednio monopol x86 może wymuszać wyższe ceny chipów. Ogólny trend w branży odchodzi od tak zamkniętych ekosystemów, dlatego wielu uważa model licencjonowania x86 za relikt minionej epoki. Konsekwencje otwartości vs własności: Otwarty model RISC-V napędza demokratyzację projektowania układów – zachęca nowych graczy, eksperymenty akademickie i potencjalnie szybsze cykle innowacji eetimes.eu. Jest to analogiczne do tego, jak otwarte oprogramowanie (Linux itd.) obniżyło koszty i pobudziło kreatywność w branży software. Z kolei własnościowy model ARM zapewnia bardziej zarządzaną, stabilną ewolucję – innowacje się pojawiają, ale w bardziej scentralizowany sposób i z motywacją zysku Arm Holdings kształtującą priorytety. Zarówno ARM, jak i x86 są własnościowe, co ma także międzynarodowe konsekwencje: na przykład amerykańskie kontrole eksportowe mogą (i już to robiły) ograniczać dostęp do zaawansowanych technologii ARM i x86 w niektórych krajach. RISC-V, jako otwarty, jest postrzegany przez niektóre rządy (np. Chiny) jako sposób na zmniejszenie zależności od zagranicznych dostawców technologii eetimes.eu nasdaq.com. To wywołało debaty polityczne – pod koniec 2023 roku niektórzy amerykańscy ustawodawcy rozważali nawet nałożenie ograniczeń na współpracę przy RISC-V, obawiając się, że może to wspierać ambicje Chin w dziedzinie chipów nasdaq.com nasdaq.com. Dyrektorzy w społeczności RISC-V argumentowali, że ograniczanie otwartej współpracy zaszkodziłoby innowacjom na Zachodzie i po prostu przeniosłoby rozwój RISC-V za granicę nasdaq.com nasdaq.com. Warto zauważyć, że CEO firmy Arm, Rene Haas, skomentował, że zbudowanie ekosystemu oprogramowania takiego jak Arm zajmuje dekady, a jego zdaniem RISC-V wciąż ma przed sobą długą drogę – zasugerował, że wszelkie regulacje spowalniające RISC-V po prostu utrzymają go „w lusterku wstecznym Arm” na dłużej nasdaq.com. Innymi słowy, obecni liderzy rynku dostrzegają, że otwarty model stanowi realne zagrożenie, jeśli dojrzeje.
Podsumowując, otwarta licencja RISC-V oznacza niskie koszty i swobodę, ale potencjalnie kosztem wsparcia typu „wszystko w jednym miejscu”, licencjonowanie ARM oznacza płacenie za zaufany ekosystem i wsparcie, ale akceptację zależności od warunków firmy Arm, a model x86 oznacza, że zasadniczo kupujesz gotowy produkt bez możliwości licencjonowania lub modyfikowania technologii samodzielnie. Ta fundamentalna różnica jest kluczowym czynnikiem dla firm przy wyborze ISA do nowego projektu układu scalonego.
Dojrzałość ekosystemu i wsparcie programowe
Architektura procesora żyje lub umiera dzięki swojemu ekosystemowi – kompilatorom, systemom operacyjnym, bibliotekom programistycznym, narzędziom deweloperskim i dostępnej wiedzy społeczności. Oto jak wypada nasza trójka:
- Ekosystem x86: Niewątpliwie najbardziej dojrzały pod względem ogólnego zastosowania w informatyce. Dekady dominacji w komputerach PC i serwerach oznaczają, że praktycznie wszystkie główne systemy operacyjne, języki i aplikacje obsługują x86 (często jako główną platformę docelową). Microsoft Windows od początku był budowany wokół x86 (i x64); większość oprogramowania desktopowego jest wyłącznie na x86 lub najpierw na x86 (choć to powoli się zmienia). Stosy oprogramowania korporacyjnego, od baz danych po platformy chmurowe, są głęboko zoptymalizowane pod x86. Narzędzia deweloperskie dla x86 są bogate – każdy kompilator (GCC, LLVM, MSVC itd.) ma doskonałe backendy x86 z wieloletnim doświadczeniem optymalizacyjnym. Istnieje też duża pula specjalistów znających asembler x86, strojenie wydajności i specyfikę bezpieczeństwa. Co ważne, wsteczna kompatybilność to ogromny atut: program skompilowany dla x86_64 w 2010 roku uruchomi się na procesorze x86_64 w 2025 bez specjalnych zabiegów. Oznacza to, że zgromadzona baza oprogramowania jest ogromna. Z drugiej strony, ekosystem x86 jest częściowo obciążony spuścizną. Na przykład wiele starego kodu (w tym części Windows) nadal działa w 32-bitach lub używa instrukcji legacy, co komplikuje nowoczesne wsparcie. Jednak firmy takie jak Intel inwestują w narzędzia ułatwiające przejścia (np. translację binarną do przenoszenia aplikacji 32-bitowych na 64-bitowe). W 2025 roku, jeśli musisz uruchomić coś takiego jak Adobe Photoshop lub konkretne narzędzie inżynierskie, najbezpieczniejszym wyborem będzie maszyna x86 (lub emulacja x86 na innym systemie). Nawet po przejściu Apple na ARM, macOS zachowuje wirtualizację i emulację x86 do uruchamiania starszych aplikacji, co pokazuje, jak głęboko sięgają korzenie oprogramowania x86. Ogólnie rzecz biorąc, ekosystem oprogramowania x86 jest ogromny i sprawdzony przez lata – to kluczowy powód, dla którego pozostaje on zakorzeniony zwłaszcza w informatyce korporacyjnej i niektórych dziedzinach profesjonalnych.
- Ekosystem ARM: Ekosystem ARM rozwinął się wykładniczo od czasu rewolucji smartfonowej. Mobilne systemy operacyjne, takie jak Android i iOS, są domyślnie tworzone pod ARM, a miliony aplikacji są kompilowane na układy ARM (współcześnie ARMv8-A 64-bit). W systemach wbudowanych, systemy czasu rzeczywistego (FreeRTOS, Zephyr, ThreadX itd.) oraz oprogramowanie pośredniczące szeroko wspierają mikrokontrolery ARM Cortex-M i Cortex-R. Linux ma doskonałe wsparcie dla ARM – w rzeczywistości jądro Linuksa na ARM jest dobrze utrzymywane, a wiele nowoczesnych urządzeń sieciowych i bram IoT działa na ARM Linux. Po stronie desktop/serwer ekosystem historycznie pozostawał w tyle, ale obecnie szybko nadrabia: nowoczesne wersje Windows 11 obsługują komputery ARM64 (Windows on ARM) i mogą nawet emulować aplikacje x86 dla kompatybilności. Chociaż ekosystem aplikacji Windows-on-ARM nie jest jeszcze tak bogaty, ciągłe działania Microsoftu i nadchodzące szybsze układy ARM od Qualcomma mogą to zmienić. W świecie serwerów wszystkie główne dystrybucje Linuksa mają wersje ARM (Ubuntu, Red Hat, SUSE oferują edycje ARM64). Dostawcy chmury, tacy jak AWS, oferują instancje ARM (oparte na Graviton), a wiele aplikacji natywnych dla chmury (bazy danych, silniki analityczne itd.) zostało przekompilowanych lub zoptymalizowanych pod ARM – AWS zauważył, że wielu klientów uruchamia typowe obciążenia na instancjach ARM, aby oszczędzać koszty i energię. Narzędzia deweloperskie dla ARM są bardzo zaawansowane: GCC i LLVM mają w pełni zoptymalizowane backendy ARM (w dużej mierze dzięki mobilności), a Arm dostarcza także własne toolchainy. Ekosystem ARM korzysta również z ogromnej liczby programistów zaznajomionych z nim dzięki rozwojowi aplikacji mobilnych. Warto zwrócić uwagę na ekosystem Apple: wraz z przejściem macOS na ARM, Apple przeniosło ogromny ekosystem oprogramowania desktopowego. Programiści szybko przenieśli większość aplikacji Mac na ARM, a tłumacz Rosetta2 od Apple płynnie uruchamia większość aplikacji x86 na Macach ARM, ułatwiając przejście. Udowodniło to, że ekosystem desktopowy ARM może się rozwijać. Jedną z luk były niektóre starsze aplikacje korporacyjne i gry niedostępne na ARM, ale nawet to się zmniejsza wraz z rozwojem warstw kompatybilności i opcji chmurowych. Ekosystem Androida może wkrótce przeciąć się z RISC-V (ponieważ Google ogłosiło, że Android będzie wspierał RISC-V jako platformę), ale do tego czasu jest mocno związany z ARM (historycznie istniały też wersje x86, ale te zanikają) dfrobot.com dfrobot.com. Podsumowując, ekosystem oprogramowania ARM jest niezwykle silny w mobilnych/wbudowanych, solidny i rosnący w chmurze/desktopie, ale wciąż o krok za x86 w niektórych starszych aplikacjach desktopowych i grach. Jednak impet jest wyraźnie po stronie ARM we wszystkim, co nowe lub wrażliwe na zużycie energii.
- Ekosystem RISC-V: Jako najnowszy, ekosystem RISC-V jest najmniej dojrzały, ale rozwija się w zawrotnym tempie – zwłaszcza w ostatnich kilku latach. Po stronie narzędzi wsparcie jest zasadniczo dostępne: zarówno GCC, jak i LLVM obsługują RISC-V (z trwającymi optymalizacjami, gdy rozszerzenia ISA, takie jak vector, są zatwierdzane). Linux został przeportowany na RISC-V i jest częścią głównego jądra – można dziś uruchomić system Linux na sprzęcie RISC-V. W rzeczywistości wiele dystrybucji Linuksa (Fedora, Debian, openSUSE itd.) ma edycje RISC-V lub przynajmniej wsparcie eksperymentalne. Na początku 2023 roku pojawiły się przełomowe osiągnięcia, takie jak system RISC-V uruchamiający pulpit KDE Plasma na Linuksie, co pokazuje możliwość podstawowego użycia jako PC. Jednak wiele pakietów oprogramowania potrzebnych do codziennego użytku może wymagać rekompilacji lub dostrojenia. Wielką nowością jest wsparcie Androida dla RISC-V: Google ogłosiło, że uczyni RISC-V „platformą pierwszego poziomu” dla Androida, z oficjalnym wsparciem wprowadzanym (prawdopodobnie wraz z Androidem 14 lub 15) dfrobot.com opensource.googleblog.com. Google nawet zademonstrowało działanie Androida 13/14 na sprzęcie RISC-V i współpracuje z partnerami z branży nad jego optymalizacją opensource.googleblog.com opensource.googleblog.com. To ogromne, ponieważ oznacza, że w przyszłości producenci urządzeń będą mogli wypuszczać telefony lub tablety z Androidem na układach RISC-V. Podobnie, Projekt RISE – konsorcjum obejmujące Google, Intel, Nvidia, Qualcomm, Samsung i innych – aktywnie pracuje nad przyspieszeniem ekosystemu oprogramowania RISC-V (Android, Linux, kompilatory itd.) opensource.googleblog.com opensource.googleblog.com. Taki poziom współpracy branżowej zapewnia, że w ciągu kilku lat RISC-V będzie miał pełne wsparcie narzędzi i systemów operacyjnych dla wielu zastosowań. Już teraz segment IoT i embedded jest dobrze obsługiwany: FreeRTOS, Zephyr i inne lekkie systemy operacyjne obsługują mikrokontrolery RISC-V, a wiele płytek deweloperskich (HiFive, Arduino RISC-V itd.) pozwala hobbystom eksperymentować. W przypadku komputerów wysokowydajnych RISC-V brakuje niektórego dopracowanego komercyjnego oprogramowania – np. nie znajdziesz w najbliższym czasie Adobe czy AutoCAD na RISC-V, a bazy danych klasy enterprise mogą jeszcze nie mieć oficjalnych portów na RISC-V. Jednak w środowiskach open-source i akademickich jest aktywny. Wciąż wyzwaniem dla ekosystemu pozostaje szerokość: zapewnienie, że wszystkie biblioteki, sterowniki i niszowe narzędzia, które są oczywiste na x86/ARM, będą dostępne na RISC-V. Trwają prace – na przykład pod koniec 2024 roku ponad 10 000 pakietów popularnego oprogramowania zostało zbudowanych dla RISC-V Linux w niektórych repozytoriach dystrybucji. Jedną z zalet RISC-V jest to, że jako nowy, nie jest powiązanynie jest powiązany z żadnym konkretnym starszym systemem operacyjnym – może przyjąć nowoczesne paradygmaty od podstaw. A ponieważ duzi gracze (tacy jak Intel i Nvidia) są zaangażowani, zapewniają, że ich stosy oprogramowania (kompilatory, frameworki AI itp.) wspierają RISC-V. Nvidia, na przykład, używa RISC-V w swoich kontrolerach GPU, więc jej narzędzia programistyczne obejmują wsparcie dla tego rozwiązania. Aspekt community jest również silny: uniwersytety na całym świecie wykorzystują RISC-V do nauczania, co oznacza, że nowe pokolenie programistów czuje się z nim swobodnie. RISC-V International podkreśliło, że tysiące inżynierów i ponad 10 miliardów rdzeni RISC-V na rynku napędzają szybki rozwój ekosystemu riscv.org riscv.org. Jednak, jak zauważył CEO firmy Arm, zbudowanie ekosystemu takiego jak ARM zajęło dekady, a RISC-V ma jeszcze przed sobą długą drogę, by powtórzyć ten poziom optymalizacji i przyjazności dla użytkownika we wszystkich dziedzinach nasdaq.com. Jednak biorąc pod uwagę obecny kierunek – z Linuksem, Androidem i głównymi narzędziami programistycznymi na pokładzie – powszechnie oczekuje się, że RISC-V osiągnie równorzędność oprogramowania z głównym nurtem w wielu obszarach do końca lat 20. XXI wieku. Obserwatorzy branży twierdzą teraz, że wsparcie programistyczne dla RISC-V przeszło z fazy teoretycznej do praktycznej; jak zauważył jeden z dyrektorów SiFive, dyskusje przesunęły się na temat „kiedy i jak” firmy dokonają przejścia, co sugeruje pewność, że stos oprogramowania będzie gotowy, gdy to nastąpi eetasia.com.
Podsumowanie dojrzałości ekosystemu: x86 jest jak w pełni rozwinięty dąb – głęboko zakorzeniony, szeroko rozprzestrzeniony, ale nieco mało elastyczny. ARM to kwitnący las – szeroko rozpowszechniony, wciąż rozwijający się w nowych obszarach (takich jak komputery PC/serwery) i korzystający z silnego wsparcia Arm i partnerów. RISC-V to szybko rosnąca sadzonka – jeszcze nie tak wysoka, ale bardzo energiczna i „nawożona” przez wielu współtwórców na całym świecie. Z perspektywy dewelopera w 2025 roku: jeśli piszesz kod dla Linuksa lub Androida, możesz celować we wszystkie trzy architektury (wystarczy przekompilować dla każdej). Jeśli masz kod dla Windows, twoimi celami są x86 (i teraz ARM64) – Windows na RISC-V jeszcze nie istnieje (choć co ciekawe, pojawiały się plotki o eksperymentach Microsoftu z RISC-V wewnętrznie, ale nic oficjalnego). Narzędzia takie jak GCC/LLVM w dużej mierze zatarły różnice dla kodu wieloplatformowego. Prawdziwe luki dotyczą dostępności oprogramowania własnościowego i dopracowania narzędzi ekosystemowych (profilery, debugery itd.) na RISC-V. Te luki stale się zmniejszają, ponieważ firmy takie jak Intel, Google i Red Hat aktywnie wspierają RISC-V. Wymownym znakiem dojrzałości ekosystemu jest wsparcie platformy kanonicznej: na przykład Canonical ogłosił oficjalne obrazy Ubuntu Linux dla niektórych płytek deweloperskich RISC-V, co wskazuje na zaufanie, że RISC-V może niezawodnie uruchomić pełny system operacyjny riscv.org riscv.org. Innym znakiem są standardy branżowe: RISC-V właśnie zatwierdził profile takie jak RVA23, aby zapewnić, że oprogramowanie może zakładać określony zestaw instrukcji na wszystkich zaawansowanych układach RISC-V, co wygładzi problemy ze zgodnością eetasia.com eetasia.com. Podsumowując, ARM i x86 wciąż mają przewagę pod względem szerokości dostępnego oprogramowania, ale wsparcie ekosystemu RISC-V w 2025 roku jest już wystarczająco solidne do wielu rzeczywistych zastosowań i jest na dobrej drodze do osiągnięcia parytetu w niedalekiej przyszłości.
Funkcje i zagadnienia związane z bezpieczeństwem
Bezpieczeństwo to dziś kluczowy aspekt każdej architektury, zwłaszcza wobec zagrożeń takich jak ataki spekulacyjne czy potrzeba zaufanych środowisk wykonawczych. Każda z naszych architektur ma własne funkcje bezpieczeństwa – i podatności:
- Bezpieczeństwo x86: Jako szeroko stosowana architektura, x86 jako pierwsza musiała zmierzyć się z wieloma nowoczesnymi wektorami ataków. W szczególności luki Meltdown i Spectre (ujawnione publicznie w 2018 roku) mocno dotknęły procesory x86 (zwłaszcza Intela) – wykorzystując wykonywanie spekulatywne do wycieku danych przez granice uprawnień. Te błędy sprzętowe zmusiły Intela i innych producentów do wydania poprawek mikroprogramowych i programowych, często kosztem wydajności. Rdzenie ARM również były podatne na Spectre, ale niektóre warianty Meltdown były mniej skuteczne na ARM; jednak w opinii publicznej to x86 poniosło największe straty. W odpowiedzi zarówno Intel, jak i AMD wprowadziły od tego czasu środki zaradcze (silniejsza izolacja w spekulacji itd.). Poza atakami spekulatywnymi, x86 tradycyjnie obsługuje szereg funkcji bezpieczeństwa: bit NX (pamięć nie do wykonania) został wcześnie zaimplementowany, losowe rozmieszczenie przestrzeni adresowej jest standardem, a zarówno Intel, jak i AMD wprowadziły nowatorskie funkcje. SGX firmy Intel (Software Guard eXtensions) umożliwia tworzenie enklaw bezpiecznej pamięci dla wrażliwych obliczeń, mając na celu ochronę danych nawet w przypadku przejęcia kontroli nad systemem operacyjnym. Jednak SGX doczekał się pewnych ataków i nie jest szeroko stosowany poza niszowymi zastosowaniami. Podejście AMD, SEV (Secure Encrypted Virtualization), szyfruje pamięć maszyn wirtualnych, aby chronić ją przed innymi maszynami wirtualnymi lub nawet złośliwym hipernadzorcą – to duży plus dla bezpieczeństwa w chmurze. AMD posiada także SME (Secure Memory Encryption) do ogólnego szyfrowania pamięci. Kolejną technologią bezpieczeństwa jest Control-Flow Enforcement Technology (CET) firmy Intel, która wprowadza ukryte stosy i śledzenie pośrednich skoków, aby udaremnić ataki typu return-oriented i jump-oriented programming. AMD wdrożyło podobne koncepcje (np. Supervisor Mode Execution Prevention itd., aby blokować niektóre eskalacje uprawnień). W istocie, dostawcy x86 mają zestaw narzędzi sprzętowych funkcji bezpieczeństwa rozwijany przez lata, ukierunkowany na ochronę przedsiębiorstw i konsumentów. Jednak złożoność x86 (głębokie potoki, sztuczki spekulacyjne) otworzyła również szeroką powierzchnię ataku, co pokazał Spectre. W przyszłości Intel i AMD skupiają się na projektach „bezpiecznych z założenia” (na przykład nowa mikroarchitektura mniej podatna na wycieki czasowe). Można jednak argumentować, że bezpieczeństwo to nieustanna walka dla x86 – łatanie problemów z przeszłości przy jednoczesnym dodawaniu nowych zabezpieczeń. Zamknięty charakter x86 oznacza również, że audyt bezpieczeństwa leży w rękach tych dwóch firm i zewnętrznych badaczy, a nie szerokiej społeczności jak w przypadku otwartych projektów. Pozytywną stroną jest to, że wsparcie dla starszych rozwiązań można wycofać ze względów bezpieczeństwa – na przykład proponowany przez Intela x86S miałby usunąć tryby legacy częściowo w celu zmniejszenia powierzchni ataku tomshardware.com. Ogólnie rzecz biorąc, układy x86 w 2025 roku są dość bezpieczne, jeśli są odpowiednio skonfigurowane (praktycznie wszystkie mają domyślnie włączone środki zaradcze na znane problemy), a funkcje takie jak szyfrowanie wirtualizacji dają x86 przewagę w niektórych scenariuszach zaufania w chmurze. Jednak historia tej architektury oznacza, że zawsze będzie ona niosła pewien bagaż.
- Bezpieczeństwo ARM: ARM, zwłaszcza w segmencie mobilnym, wprowadził kilka ważnych koncepcji bezpieczeństwa. Większość procesorów ARM zawiera TrustZone, sprzętowo wymuszony bezpieczny świat, który działa równolegle do normalnego systemu operacyjnego. TrustZone (w ARMv8 i v9 zarówno dla profilu A, jak i M) pozwala na uruchamianie wrażliwego kodu (takiego jak klucze kryptograficzne, uwierzytelnianie biometryczne, zarządzanie prawami cyfrowymi) w odizolowanym środowisku, do którego główny system operacyjny nie ma dostępu. To jest fundament bezpieczeństwa mobilnego – np. urządzenia Apple i Android polegają na TrustZone przy realizacji płatności czy przechowywaniu kluczy. W najnowszym ARMv9, Arm wprowadził koncepcję Realm Management Extension (RME), która tworzy „realms” jako nowe, bezpieczne środowisko wykonawcze dla wirtualizacji (w pewnym sensie analogiczne do Intel SGX/AMD SEV, mające na celu izolowanie maszyn wirtualnych od siebie nawzajem i od hipernadzorcy dla bezpieczeństwa chmury). ARM zaimplementował także uwierzytelnianie wskaźników (PAC) i tagowanie pamięci w sprzęcie. PAC dodaje kryptograficzne podpisy do wskaźników, co znacznie utrudnia atakującemu przeprowadzenie ataków polegających na ponownym użyciu kodu (poprzez manipulację adresami powrotu lub wskaźnikami funkcji) – procesory ARM firmy Apple słyną z użycia PAC do zapobiegania wielu technikom eksploatacji. Memory Tagging Extension (MTE) pomaga wykrywać błędy bezpieczeństwa pamięci (wyjście poza zakres, użycie po zwolnieniu) w czasie rzeczywistym poprzez tagowanie alokacji pamięci – to duży krok w kierunku bezpieczniejszego użycia C/C++. Te funkcje plasują ARM w czołówce sprzętowo wspomaganego bezpieczeństwa. Podobnie jak x86, ARM był podatny na ataki związane z wykonywaniem spekulatywnym (warianty Spectre) – wysokowydajne rdzenie ARMv8-A musiały wdrożyć środki zaradcze. Jednak prostsze rdzenie ARM wykonujące instrukcje w kolejności (np. w mikrokontrolerach) były z założenia odporne na te ataki czasowe, co warto podkreślić – prostsze rdzenie RISC mogą mieć z natury mniej kanałów bocznych. Jednym z wyzwań w świecie ARM jest złożoność łańcucha dostaw: projekty ARM są obecne w wielu urządzeniach w różnych wariantach, więc zapewnienie wszystkim aktualnego firmware’u/łatek bezpieczeństwa jest trudne (np. niektóre tanie urządzenia z Androidem mogą nie otrzymać na czas poprawek na luki w ARM TrustZone). Jednak sama architektura jest solidna i skorzystała na nauce z potknięć x86 – wiele rdzeni ARMv8+ powstało już po ujawnieniu problemów spekulatywnych, więc można je było zaprojektować z uwzględnieniem środków zaradczych od początku. Model licencjonowania ARM oznacza też, że łatwiej jest przeanalizować ISA pod kątem błędów (Arm często współpracuje z partnerami ekosystemu nad standardami bezpieczeństwa). Ponieważ ARM jest tak powszechny w obszarach krytycznych dla bezpieczeństwa (samochody, urządzenia medyczne), kładzie się duży nacisk na niezawodność i certyfikacje (np. ARM oferuje pakiety bezpieczeństwa dla motoryzacji). Podsumowując, ARM oferuje bogaty zestaw funkcji bezpieczeństwa (TrustZone, uwierzytelnianie wskaźników itd.), a jego wrodzona efektywność czasem przekłada się na prostsze projekty, które unikają pewnych klas podatności. Architektura nie jest odporna na wszystko (Spectre to udowodnił, a niektóre rdzenie ARM miały też problemy podobne do Meltdown), ale branża skutecznie reaguje na te zagrożenia. Wejście ARM na rynek serwerów przyniosło także więcej funkcji bezpieczeństwa klasy serwerowej, takich jak opcje szyfrowania pamięci i parytet z x86 w zakresie bezpieczeństwa wirtualizacji. Trend w ARM to dodawanie bezpieczeństwa bez dużych strat wydajności – np. uwierzytelnianie wskaźników wprowadza minimalny narzut, a blokuje wiele exploitów związanych z korupcją pamięci.
- Bezpieczeństwo RISC-V: Jako nowsza architektura, RISC-V miała tę zaletę, że powstała w epoce po-Spectre. Jej podstawowy projekt (będąc prostym RISC) unika niektórych pułapek związanych z dziedzictwem starszych rozwiązań. Jednak wysokowydajne rdzenie RISC-V nieuchronnie będą wykorzystywać spekulację, a zatem mogą być podatne na podobne ataki czasowe, jeśli nie zachowa się ostrożności – to nie ISA spowodowała Spectre, lecz sposób, w jaki budowane są nowoczesne procesory. Dlatego twórcy RISC-V aktywnie badają techniki bezpiecznej mikroarchitektury. Na poziomie ISA, RISC-V wprowadza rozszerzenia skoncentrowane na bezpieczeństwie: na przykład opcjonalny mechanizm Physical Memory Protection (PMP) (szczególnie dla systemów wbudowanych), który może wymuszać kontrolę dostępu do regionów pamięci (nieco jak MPU dla bezpośrednich, bezsystemowych enklaw bezpieczeństwa). Bardziej ambitnie, pojawiają się projekty wdrażające CHERI (Capability Hardware Enhanced RISC Instructions) do RISC-V, czyli badawcze rozszerzenie ISA dla precyzyjnej ochrony pamięci (CHERI dodaje „zdolności” obejmujące granice i uprawnienia, by wyeliminować wiele błędów przepełnienia bufora i wskaźników). W rzeczywistości brytyjski program Innovate UK i inne testują prototypy CHERI-RISC-V. Otwartość RISC-V oznacza także, że może swobodnie przyjmować pomysły innych – np. jeśli uwierzytelnianie wskaźników jest korzystne, RISC-V może dodać podobne rozszerzenie (istnieje już projekt rozszerzenia kryptograficznego dla RISC-V). Kolejny przykład: otwartoźródłowe bezpieczne enklawy – projekty takie jak Keystone Enclave tworzą otwartą platformę dla funkcjonalności podobnej do TrustZone/SGX na RISC-V, umożliwiając menedżerowi enklaw izolowanie bezpiecznych obszarów obliczeniowych w systemie RISC-V. Ponieważ RISC-V jest modułowy, można dodać rozszerzenie „N” dla przerwań na poziomie użytkownika lub trybu hipernadzorcy, aby pomóc w implementacji izolacji podobnej do TrustZone. Warto zauważyć, że otwarty charakter może sprzyjać audytom bezpieczeństwa: w przypadku RISC-V specyfikacja ISA i wiele implementacji rdzeni jest otwartych, co zachęca środowiska akademickie i przemysł do analizowania i formalnej weryfikacji różnych aspektów. Na przykład wiele zespołów pracuje nad formalnie zweryfikowanymi rdzeniami RISC-V do systemów krytycznych. Z drugiej strony, w 2025 roku RISC-V nie posiada jeszcze niektórych gotowych, dopracowanych rozwiązań bezpieczeństwa, które mają ARM i x86. Nie ma oficjalnego odpowiednika TrustZone wbudowanego w każdy rdzeń RISC-V (zamiast tego projektanci mogą wdrażać MultiZone lub inne jądra separacji z użyciem PMP). Funkcje takie jak rozszerzenia wektorowe dla kryptografii (przyspieszające szyfrowanie) są nowe i w trakcie rozwoju w RISC-V, podczas gdy ARM ma NEON crypto, a x86 – AES-NI od lat. RISC-V nadrabia więc zaległości w zakresie rozszerzeń specyficznych dla bezpieczeństwa. Bardzo praktyczną zaletą bezpieczeństwa RISC-V jest przejrzystość: rządy lub firmy obawiające się ukrytych backdoorów mogą preferować RISC-V, ponieważ mogą przeanalizować RTL (jeśli korzystają z otwartych implementacji, takich jak rdzenie OpenHW lub inne), albo przynajmniej wiedzą, że ISA nie zawiera tajnych instrukcji. Wskazywały na to organizacje takie jak CSIS, zauważając, że RISC-V umożliwia bardziej współpracujące i przejrzyste podejście do sprzętu, potencjalnie zwiększając zaufanie do łańcuchów dostaw csis.org. Na przykład Europejska Agencja Kosmiczna w swoich bieżących pracach nad RISC-V wskazuje niezależność i możliwość audytu jako powody wyboru RISC-V dla przyszłych procesorów do statków kosmicznych.
Jeśli chodzi o wdrożenia zabezpieczeń w rzeczywistych zastosowaniach: RISC-V jest już wykorzystywany w rolach wymagających wysokiego poziomu bezpieczeństwa. Western Digital używa RISC-V w kontrolerach dysków i opracował otwarty rdzeń bezpieczeństwa (OpenTitan) z RISC-V do funkcji kryptograficznych. NSA w USA badała RISC-V pod kątem niektórych zastosowań ze względu na elastyczność w dodawaniu własnej kryptografii. Co istotne, nowej generacji Spaceflight Processor (HPSC) NASA, który ma być używany w przyszłych misjach, to 8-rdzeniowy projekt RISC-V firmy Microchip/Sifive – NASA wybrała RISC-V częściowo ze względu na „wystarczająco dobre dla NASA” niezawodność oraz możliwość dostosowania do odporności na promieniowanie theregister.com theregister.com. To poparcie świadczy o zaufaniu do dojrzałości i bezpieczeństwa RISC-V w zastosowaniach krytycznych dla misji.
Ogólnie rzecz biorąc, każda architektura oferuje solidne opcje bezpieczeństwa, ale żadna nie jest niewrażliwa. x86 i ARM mają przewagę w zakresie wdrożonych funkcji bezpieczeństwa (a także w byciu sprawdzonymi przez atakujących). Młodość RISC-V oznacza mniej znanych ataków w środowisku rzeczywistym – co może być tymczasową zaletą, ale wraz ze wzrostem popularności przyciągnie większą uwagę przeciwników. Pocieszające jest to, że projektanci RISC-V proaktywnie budują bezpieczeństwo od samego początku, zamiast dodawać je później. Tymczasem ARM i x86 obecnie zbliżają się do siebie pod względem wielu podobnych praktyk bezpieczeństwa: szyfrowana pamięć, strefy zaufanego wykonywania, uwierzytelnianie wskaźników itd. Różnią się natomiast ekspozycją na dziedzictwo (x86 ma największą, ARM umiarkowaną, RISC-V żadną) oraz otwartością (RISC-V umożliwia otwartą weryfikację, x86/ARM to projekty zastrzeżone). Niektórzy przewidują, że bezpieczeństwo będzie kluczowym czynnikiem decydującym – na przykład otwarte projekty rządowe mogą skłaniać się ku RISC-V ze względu na przejrzystość, podczas gdy komercyjni dostawcy chmury mogą pozostać przy ARM/x86, gdzie znają model zagrożeń i mają wsparcie producenta. Możliwe jest także ich łączenie: na przykład procesor Intel może wykorzystywać wewnętrzny mikrokontroler (Management Engine lub Platform Security Processor), który może być oparty na RISC-V, łącząc korzyści bezpieczeństwa obu światów. W rzeczywistości krążą plotki, że Apple przenosi część swoich wewnętrznych kontrolerów zarządzania w SoC z rdzeni ARM na rdzenie RISC-V, prawdopodobnie ze względu na efektywność i kontrolę theregister.com theregister.com – to intrygujący rozwój, który zaciera granice.
Podsumowując, x86 i ARM zostały wzmocnione po wcześniejszych podatnościach i oferują rozbudowane funkcje bezpieczeństwa (SGX/SEV, TrustZone, PAC itd.), podczas gdy RISC-V szybko wdraża porównywalne funkcje, korzystając z doświadczeń i otwartości. Żadna architektura nie jest z natury „bardziej bezpieczna” w oderwaniu od kontekstu – wszystko zależy od implementacji – ale decyzje architektoniczne (takie jak prostota i modułowość w RISC-V) mogą sprzyjać prostszej analizie bezpieczeństwa.
Segmenty rynku i przypadki użycia: urządzenia mobilne, serwery, edge, IoT i nie tylko
Każda architektura wypracowała sobie nisze, w których się wyróżnia, oraz obszary, w których pozostaje w tyle. Porównajmy ich mocne i słabe strony w kluczowych dziedzinach:
Urządzenia mobilne i konsumenckie
Smartfony i tablety: Ten obszar to twierdza ARM. Niemal 100% smartfonów obecnie działa na układach SoC opartych na ARM (Qualcomm Snapdragon, Apple A-series, Samsung Exynos, układy MediaTek – wszystkie ARM). Niskie zużycie energii i wysoka wydajność ARM w przeliczeniu na wat, w połączeniu z wieloletnimi inwestycjami w integrację mobilnych GPU i modemów, sprawiły, że ARM jest tu nie do pokonania. x86 próbowało swoich sił (procesory Intel Atom w niektórych telefonach w latach 2012–2015), ale nie powiodło się głównie z powodu nieefektywności energetycznej i braku zintegrowanego LTE. Układy Apple do iPhone’ów i iPadów zawsze były ARM, a dzięki doświadczeniu Apple przewyższają nawet niektóre procesory laptopowe. Dominacja ARM w urządzeniach mobilnych jest tak kompletna, że nawet Microsoft, w Surface Pro X, sięgnął po układy ARM od Qualcomma, by uzyskać korzyści z łączności komórkowej i wydłużonego czasu pracy na baterii w formie tabletu. Konsumenci oczekują całodziennej pracy na baterii i smukłych urządzeń – ARM to zapewnia.
RISC-V w urządzeniach mobilnych nie jest jeszcze stosowany w głównych procesorach aplikacyjnych. Jednak zdobywa pozycję w rolach drugorzędnych w urządzeniach mobilnych. Na przykład smartfony Google Pixel wykorzystują niestandardowe jednostki Tensor Processing Unit (TPU) i inne kontrolery; możliwe, że niektóre kontrolery lub układy zarządzania energią mogą być oparte na RISC-V. W 2023 roku Google oficjalnie ogłosiło, że zamierza uruchomić Androida na RISC-V i zachęca ekosystem, co sugeruje, że w przyszłości urządzenia mobilne klasy podstawowej lub wyspecjalizowane mogą wykorzystywać procesory RISC-V dla Androida dfrobot.com opensource.googleblog.com. Istnieją już koncepcyjne/prototypowe smartfony RISC-V prezentowane przez entuzjastów, ale żaden nie jest jeszcze komercyjnie dostępny. Pierwsze prawdopodobne zastosowania pojawią się w urządzeniach wearables i gadżetach IoT dla konsumentów: RISC-V doskonale nadaje się do smartwatchy, opasek fitness, bezprzewodowych słuchawek itp. Qualcomm, na przykład, ogłosił współpracę w celu wykorzystania RISC-V do układów dla wearables (smartwatchy) w najbliższej przyszłości opensource.googleblog.com. Bardzo niskie zużycie energii przez rdzenie RISC-V i brak opłat licencyjnych czynią je atrakcyjnymi dla wrażliwej na koszty elektroniki konsumenckiej, która nie uruchamia wymagających aplikacji.
Komputery PC (laptopy i desktopy): Historycznie domena x86 (komputery z Windows i tradycyjne laptopy to głównie Intel/AMD). Jednak to się zmienia: cała linia Mac firmy Apple jest teraz oparta na ARM, co stanowi ogromną zmianę na rynku PC. Apple udowodniło, że ARM może zapewnić najwyższą wydajność dla komputerów stacjonarnych, nie tylko urządzeń mobilnych. Po stronie Windows istnieją laptopy oparte na ARM (z układami Qualcomm), ale były niszowe z powodu różnic w wydajności. Pod koniec 2024/2025 nowe rdzenie Oryon Qualcomma (z przejęcia Nuvia) mają znacząco zwiększyć wydajność laptopów ARM z Windows, potencjalnie odbierając część udziałów laptopom x86. Przewiduje się, że ARM zyska udziały kosztem x86 w laptopach, zwłaszcza w modelach cienkich i lekkich, oferując lepszy czas pracy na baterii i integrację z 5G eetimes.eu eetimes.eu. Optymalizacja Windows 11 pod ARM przez Microsoft to silny sygnał tego trendu. x86 wciąż dominuje w wielu laptopach gamingowych i wysokowydajnych ze względu na powiązanie z GPU i inercję oprogramowania, ale nawet w gamingu widać ekspansję ARM (np. seria M Apple potrafi już uruchamiać gry AAA, a deweloperzy portują tytuły na macOS ARM). W desktopach, poza Macami, możemy zobaczyć Chromebooki lub mini-PC z ARM (już istnieje kilka Chromebooków ARM). PC-ty RISC-V są na etapie embrionalnym – firma Xcalibur ogłosiła deweloperskiego laptopa „ROMA” z CPU RISC-V na 2023 rok, głównie jako proof of concept. Organizacje takie jak Sifive stworzyły wydajne płyty PC z RISC-V (HiFive Unmatched itd.). Jednak jak skomentował jeden z ekspertów, RISC-V nie pojawi się w laptopach z Windows w najbliższej przyszłości eetimes.eu – ekosystem i wydajność nie są jeszcze gotowe, by konkurować z x86/ARM. Początkowo laptopy RISC-V będą skierowane do deweloperów lub nisz (entuzjaści open-source itd.) z Linuksem. Możliwe, że pod koniec 2025 lub w 2026 zobaczymy podstawowego laptopa konsumenckiego z RISC-V do edukacji lub na rynki wschodzące (może z systemem opartym na Linuksie lub forkiem ChromeOS). Jednak przeciętny konsument nie spotka jeszcze RISC-V w PC. W komputerach PC x86 nadal zapewnia najszerszą kompatybilność oprogramowania (szczególnie dla aplikacji Windows), a ARM oferuje teraz atrakcyjną alternatywę dla tych, którzy stawiają na wydajność energetyczną i integrację (co pokazał Apple).
Serwery i centra danych w chmurze
To domena od dawna zdominowana przez x86, ale tu zachodzą największe zmiany:
x86 w serwerach: Procesory Intel Xeon i AMD EPYC obecnie zasilają większość serwerów na świecie, zwłaszcza w przedsiębiorstwach i obliczeniach wysokowydajnych. Oferują bardzo wysoką wydajność jednowątkową oraz do 64–128 rdzeni (EPYC firmy AMD ma 128 rdzeni w wariancie „Bergamo” z Zen4c). Lata optymalizacji pod kątem obciążeń centrów danych (wsparcie dla wirtualizacji, przepustowość pamięci, I/O jak PCI Express itd.) sprawiają, że serwery x86 są bezpiecznym wyborem. Oprogramowanie takie jak VMware, Oracle DB itp. tradycyjnie było kierowane na x86_64. Jednak dominacja x86 w serwerach po raz pierwszy zaczyna słabnąć, głównie z powodu serwerów opartych na ARM. Zarówno AMD, jak i Intel odpowiadają innowacjami (np. dodając akceleratory AI na chipie, stosując 3D-stosowaną pamięć podręczną dla zwiększenia wydajności itd.). Dodatkowo, problemy produkcyjne Intela sprzed kilku lat otworzyły drzwi dla alternatyw, a kwestie efektywności energetycznej w ogromnych centrach danych uczyniły ARM atrakcyjnym wyborem.
ARM w serwerach: W ciągu ostatnich pięciu lat ARM przeszedł od niemal zerowej obecności w serwerach do znaczącego gracza. AWS Amazona zaprojektował własne procesory serwerowe ARM (seria Graviton) i raportuje ~40% lepszy stosunek ceny do wydajności w porównaniu z x86 dla obciążeń skalowalnych, zdobywając znaczną część instancji AWS. Ampere Computing dostarcza serwerowe układy ARM o dużej liczbie rdzeni (80-rdzeniowy Altra, 128-rdzeniowy Altra Max i nadchodzący AmpereOne z ponad 192 rdzeniami), które są używane przez Oracle Cloud i innych. Microsoft podobno testował serwery ARM dla Azure. Nawet w superkomputerach ARM zaznaczył swoją obecność: najszybszy superkomputer świata w 2020 roku, Fugaku w Japonii, działa na 48-rdzeniowych układach ARM A64FX firmy Fujitsu, demonstrując możliwości ARM w HPC dzięki doskonałej wydajności zmiennoprzecinkowej i wektorowej (wprowadził Scalable Vector Extension). Zalety ARM w serwerach to niższe zużycie energii na rdzeń, wysoka liczba rdzeni i często prostsze chłodzenie – wszystko to przekłada się na oszczędności kosztów w dużej skali. W rezultacie wielu dostawców chmury i hyperscalerów przyjmuje strategię hybrydową: używają x86 do części zadań, ARM do innych. Jeden z ekspertów prognozował, że w 2025 roku poza Chinami zobaczymy ograniczone przechodzenie głównego CPU w centrach danych na RISC-V (wciąż za wcześnie), ale szybkie wdrażanie RISC-V w podsystemach do akceleracji eetimes.eu eetimes.eu. W przypadku ARM sugerował, że ARM będzie nadal zyskiwać udział w centrach danych, zwłaszcza w chmurze, kosztem x86 eetimes.eu eetimes.eu. To już się dzieje: niektóre szacunki mówią, że serwery oparte na ARM mogą osiągnąć dwucyfrowy procent udziału CPU w chmurze do 2025 roku. Kolejnym aspektem są serwery telekomunikacyjne i brzegowe (np. kontrolery stacji bazowych, infrastruktura 5G) – te często wykorzystują układy ARM SoC (np. OCTEON firmy Marvell lub Graviton AWS na brzegu) ze względu na korzyści energetyczne i integracyjne, co dodatkowo uszczupla udział x86.
RISC-V w serwerach: Na horyzoncie RISC-V pozycjonuje się do przyszłych ról w serwerach i HPC, ale na połowę 2025 roku jest głównie w użyciu eksperymentalnym lub wyspecjalizowanym. Niemniej jednak, dynamika jest silna, szczególnie w regionach takich jak Chiny, gdzie dążenie do samowystarczalności napędza rozwój serwerów RISC-V. W Chinach firmy takie jak Alibaba (T-Head) i Huawei aktywnie badają RISC-V do centrów danych, aby zmniejszyć zależność od importowanego IP. Są doniesienia o prototypowych układach serwerowych RISC-V o przyzwoitej wydajności. Również zachodnie startupy, takie jak Ventana i Esperanto, celują w akceleratory i koprocesory do centrów danych. Ventana’s Veyron V2, na przykład, jest wyraźnie skierowany do dostawców chmury, którzy chcą konfigurowalnej, domenowo-specyficznej mocy obliczeniowej. To oparty na chipletach procesor RISC-V, który może skalować się do 192 rdzeni na gniazdo i integrować ze specjalizowanymi akceleratorami przez interfejs UCIe servethehome.com servethehome.com. Pomysł to mix-and-match: standardowe rdzenie RISC-V plus chipletowe akceleratory AI/ML, wszystko w jednym pakiecie – bardzo nowoczesne podejście, które wpisuje się w kierunek rozwoju sprzętu chmurowego (rozproszone, chipletowe konstrukcje). Fakt, że CEO Ventany mówi o „poważnym zainteresowaniu” i klientach inwestujących dziesiątki milionów w ich rozwiązania RISC-V eetasia.com eetasia.com sugeruje, że pewne niszowe, ale realne wdrożenia są już blisko. Dodatkowo, Europe’s EPI (European Processor Initiative) ma projekt akceleratora o nazwie EPAC, który oparty jest na RISC-V i ma współpracować z głównym procesorem opartym na Arm dla HPC. Pokazuje to model hybrydowy: główne procesory x86 lub ARM, z akceleratorami RISC-V do konkretnych zadań (jak AI, analiza danych). Z czasem, jeśli te akceleratory RISC-V będą się rozwijać, można sobie wyobrazić systemy całkowicie oparte na RISC-V. Jednak dla głównych serwerów korporacyjnych w 2025 roku, x86 i ARM to wybory; RISC-V pojawi się raczej jako silnik pomocniczy (np. inteligentny NIC lub procesor pamięci masowej, gdzie kontrolery RISC-V obsługują zadania offloadowane, co już się dzieje). Około 2030 roku możemy częściej zobaczyć główne procesory RISC-V w centrach danych, jeśli ekosystem oprogramowania (Linux, wirtualizacja, middleware chmurowy) się sprawdzi i wydajność będzie odpowiednia. Zainteresowanie jest z pewnością – finansowanie rządowe w UE (270 milionów euro przeznaczonych na układy RISC-V) i ogromne inwestycje Chin wskazują na przyszłe układy serwerowe RISC-V eetimes.eu eetimes.eu. Na rok 2025 można to podsumować: x86 – wciąż szeroko używany, zwłaszcza do starszych aplikacji korporacyjnych i najwyższej wydajności na wątek; ARM – szybko rośnie w chmurze i środowiskach scale-out dzięki efektywności; RRISC-V – nowo powstający, z początkowymi wdrożeniami prawdopodobnie jako akceleratory lub w regionach wymagających otwartego IP, przygotowany do większej roli w przyszłości.
IoT, systemy wbudowane i edge computing
To szeroka kategoria obejmująca od maleńkich 8-bitowych mikrokontrolerów po umiarkowanie wydajne urządzenia „edge AI”.
Mikrokontrolery (MCU): To są małe układy scalone w urządzeniach AGD, zabawkach, samochodach (liczne mikrokontrolery do obsługi czujników itd.), zazwyczaj uruchamiające proste programy lub system czasu rzeczywistego. Tradycyjnie, seria ARM Cortex-M dominuje wśród 32-bitowych mikrokontrolerów, zastępując starsze, 8/16-bitowe, zastrzeżone architektury ISA (takie jak 8051 czy PIC) w wielu zastosowaniach. ARM Cortex-M0/M3/M4 itd. można znaleźć w niezliczonych urządzeniach, z ogromnym ekosystemem producentów (STMicro, NXP, Microchip, Texas Instruments, żeby wymienić tylko kilku). Są popularne ze względu na standaryzację (znane rdzenie ARM i zestaw instrukcji) oraz wsparcie ekosystemu (oprogramowanie takie jak Keil, IAR itd. obsługuje wszystkie mikrokontrolery ARM). Jednak RISC-V zdobywa coraz większy udział w segmencie mikrokontrolerów. Kuszące jest to, że mniejsze firmy, a nawet duże, mogą korzystać z RISC-V bez opłat licencyjnych, co jest bardzo atrakcyjne na rynku mikrokontrolerów, gdzie marże są niskie, a wolumeny wysokie. W rzeczywistości, dla prostych 32-bitowych mikrokontrolerów rdzenie RISC-V często mogą bezpośrednio konkurować z ARM Cortex-M pod względem wydajności i są tańsze. Widzieliśmy firmy takie jak Espressif (znaną z układów Wi-Fi/Bluetooth, takich jak ESP8266/ESP32), które przeszły na RISC-V w nowszych układach (ESP32-C3 ma rdzeń RISC-V, zastępując rdzeń Tensilica z poprzednich wersji). Chińscy producenci mikrokontrolerów, tacy jak GigaDevice, Allwinner i inni, wprowadzili mikrokontrolery RISC-V. Nawet firmy zachodnie: Microchip ma linię FPGA SoC opartą na RISC-V (PolarFire SoC), która zawiera rdzenie RISC-V do części mikrokontrolerowej; Western Digital stworzył własny rdzeń RISC-V (SweRV) do kontrolerów pamięci masowej. Według niektórych szacunków, rocznie wysyłane są już miliardy rdzeni RISC-V w urządzeniach IoT i systemach wbudowanych – jedna statystyka podaje ponad 10 miliardów rdzeni RISC-V na rynku do końca 2023 roku riscv.org riscv.org. W zastosowaniach przemysłowych i motoryzacyjnych RISC-V jest atrakcyjny z podobnych powodów, a także ze względu na możliwość dostosowania do konkretnych wejść/wyjść lub funkcji bezpieczeństwa. ARM nie pozostaje bierny – wprowadza nowe warianty Cortex-M i stara się uprościć licencjonowanie dla IoT – ale to RISC-V zyskuje na popularności. Wkrótce możemy zobaczyć, że RISC-V osiągnie dwucyfrowy udział procentowy w rynku mikrokontrolerów (jeśli już tego nie zrobił, to wkrótce po 2025 roku), ponieważ tak wielu nowych graczy go wybiera. Przykład przyjęcia przez społeczność: popularna platforma Arduino wypuściła płytkę (Arduino Cinque i inne) z RISC-V, a Canonical Ubuntu Core obsługuje już niektóre SBC z RISC-V (komputery jednopłytkowe, które są w zasadzie rozbudowanymi mikrokontrolerami z Linuksem) riscv.org riscv.org. x86 jest praktycznie nieobecny w tym segmencie – nie znajdziesz rdzeni Intela ani AMD w małych mikrokontrolerach (ich najniższa półka to Atom lub stary Quark, które nigdy nie zdobyły popularności w IoT ze względu na pobór mocy i koszt).
Edge Computing / Bramki IoT: Są to urządzenia pośredniczące między czujnikami a chmurą – na przykład inteligentny hub domowy, bramka IoT w fabryce lub lokalne pudełka do wnioskowania AI. Wymagają większej mocy obliczeniowej niż podstawowy MCU i często działają pod kontrolą Linuksa. Tutaj ARM jest bardzo powszechny (pomyśl o układach klasy Raspberry Pi lub SoC IoT firmy Qualcomm). Seria ARM Cortex-A lub układy SoC ze średniej półki dobrze się sprawdzają dzięki połączeniu przyzwoitej wydajności i niskiego poboru mocy. Wiele routerów sieciowych, urządzeń NAS itp. działa na ARM (często na SoC firmy Broadcom lub Marvell). x86 pojawia się na brzegu gdy wymagania dotyczące wydajności są wyższe i dostępna jest odpowiednia moc – np. serwer AI na brzegu może używać Intel Xeon-D lub Atom, zwłaszcza jeśli uruchamia złożone analizy lub musi być zgodny z istniejącymi frameworkami programowymi opartymi na x86. Intel pozycjonuje niektóre procesory klasy Atom do zastosowań edge (z rozszerzonymi zakresami temperatur itp.). Jednak coraz częściej wyspecjalizowane akceleratory (często oparte na ARM lub nawet DSP) wykonują najcięższą pracę na brzegu dla większej efektywności. Rola RISC-V na brzegu może być w przyszłości znacząca dzięki możliwościom dostosowania: urządzenie edge wykonujące AI może używać rdzenia RISC-V z niestandardowymi rozszerzeniami tensorowymi, aby wydajniej przeprowadzać wnioskowanie. Firmy takie jak Esperanto Technologies budują układy z dziesiątkami rdzeni RISC-V przeznaczonych do wnioskowania AI, wyraźnie celując w serwery edge, gdzie moc jest ograniczona, ale potrzebna jest poważna moc obliczeniowa. Projekt Esperanto (ET-SoC-1 z ponad 1000 mini rdzeniami RISC-V) to nowatorskie podejście do energooszczędnej AI, choć komercyjny sukces pozostaje do sprawdzenia. Ponadto, ponieważ urządzenia edge są często wdrażane w różnorodnych środowiskach, otwarta ISA pozwala lokalnym graczom budować rozwiązania dostosowane do potrzeb (na przykład europejska firma mogłaby opracować procesor edge RISC-V zoptymalizowany pod kątem stacji bazowych 5G bez polegania na dostawcy z USA). W przemysłowym IoT kluczowe są responsywność w czasie rzeczywistym i bezpieczeństwo; RISC-V można dostosować do określonych profili czasu rzeczywistego i certyfikacji bezpieczeństwa w razie potrzeby. Na razie jednak ARM jest domyślnym wyborem dla edge, chyba że potrzebna jest kompatybilność z x86 lub ekstremalnie wysoka wydajność. RISC-V to wschodząca alternatywa, która prawdopodobnie będzie współistnieć, wypełniając nisze, gdzie liczą się jego konkretne zalety (otwartość, możliwość dostosowania, koszt).
Motoryzacja: Obejmuje to wszystko, od prostych sterowników (obsługujących elektryczne szyby czy jednostkę sterującą silnikiem) po zaawansowane układy scalone do autonomicznej jazdy. Historycznie, ECU samochodowe (elektroniczne jednostki sterujące) wykorzystywały mieszankę – wiele z nich to mikrokontrolery lub SoC oparte na ARM, niektóre używają wyspecjalizowanych ISA, takich jak TriCore firmy Infineon czy RH850 firmy Renesas do specyficznych zadań czasu rzeczywistego. Jednak ARM zyskuje tu na znaczeniu – Cortex-M i Cortex-R są stosowane w systemach krytycznych dla bezpieczeństwa (Arm oferuje wersje z dokumentacją bezpieczeństwa ISO 26262). W systemach infotainment i cyfrowych kokpitach pojawiają się wyższej klasy układy ARM lub nawet x86 (starsza jednostka Media Control Unit Tesli była oparta na x86 Intel Atom; nowsze to AMD Ryzen do infotainment, ale komputer do autonomicznej jazdy wykorzystuje rdzenie ARM i akceleratory neuronowe). Stosy do autonomicznej jazdy często korzystają z niestandardowych układów scalonych – platformy DRIVE firmy Nvidia używają SoC ARM z dużym GPU/AI, komputer FSD Tesli wykorzystuje niestandardowy 12-rdzeniowy SoC oparty na ARM oraz sieci neuronowe. W tym przypadku kluczowy jest stosunek wydajności do poboru mocy ze względu na ograniczoną moc i odprowadzanie ciepła w samochodzie, więc ARM ma przewagę. RISC-V w motoryzacji jest bardzo obiecujący w dłuższej perspektywie. W 2022 roku konsorcjum gigantów motoryzacyjnych (w tym Bosch, NXP, Denso i inni) utworzyło OpenHW i inne inicjatywy wokół RISC-V, a niedawno firmy powołały wspólne przedsięwzięcie (wspomniane jako Quintauris GmbH w Europie) specjalnie w celu rozwoju RISC-V w motoryzacji i przemyśle eetimes.eu. Ich celem jest prawdopodobnie opracowanie standardowych rdzeni RISC-V spełniających rygorystyczne wymagania bezpieczeństwa funkcjonalnego i niezawodności samochodów. Czas wdrożenia w motoryzacji jest długi (układy projektowane dziś mogą trafić do aut dopiero w 2027+), ale można się spodziewać, że RISC-V zacznie pojawiać się w nowych modelach samochodów w wybranych podsystemach (zwłaszcza tych niezwiązanych z napędem lub w modułach ADAS) w najbliższych latach. Zaletą jest brak ryzyka uzależnienia od jednego dostawcy (producenci aut obawiają się zależności od jednego dostawcy układów/IP – RISC-V daje im większą kontrolę). Wyzwanie stanowi ekosystem – motoryzacja wymaga certyfikowanych kompilatorów, sprawdzonych narzędzi itd., co ARM obecnie zapewnia w ramach swoich programów motoryzacyjnych. Jednak przy zaangażowaniu wielu graczy, takich jak Qualcomm (z planowanymi rdzeniami Nuvia do motoryzacji) czy nawet byłego Arm China (którego były CEO założył startup RISC-V), wsparcie powinno się pojawić. W najbliższym czasie ARM pozostaje dominujący w motoryzacyjnych SoC, x86 jest rzadkością (ewentualnie w niektórych wysokiej klasy komputerach IVI/infotainment lub z powodów historycznych), a RISC-V jest głównie na etapie badań i pilotażu. Do 2030 roku możemy zobaczyć znacznie większą obecność RISC-V, gdy te wysiłki rozwojowe przyniosą efekty.
Edge AI i wyspecjalizowane akceleratory: Wiele urządzeń brzegowych obecnie zawiera akceleratory AI (do rozpoznawania obrazów, przetwarzania głosu). Ekosystem ARM obejmuje NPU (Neural Processing Units) i IP do uczenia maszynowego (rdzenie Arm Ethos itd.), które licencjobiorcy mogą dołączać. Nvidia używa CPU ARM + swojego GPU w modułach Jetson edge AI. Edge TPU Google’a (Coral Dev Board) faktycznie wykorzystuje CPU ARM NXP i.MX z zaprojektowanym przez Google układem ASIC do AI. Co ciekawe, niektóre akceleratory AI używają rdzeni RISC-V do orkiestracji zadań. Na przykład, chip stacji bazowej EdgeQ 5G (nadchodzący produkt) łączy kontroler RISC-V z blokami DSP do przetwarzania sygnału. Wiele startupów AI umieszcza kontrolery RISC-V w swoich kartach akceleratorów (ponieważ łatwo zintegrować darmowy rdzeń CPU do ogólnego zarządzania na chipie). Synergia RISC-V z układami specyficznymi dla danej dziedziny to trend: otrzymujesz darmowy procesor płaszczyzny sterowania obok własnych akceleratorów, co jest idealne. W rezultacie, RISC-V jest cicho wszechobecny jako rdzeń towarzyszący nawet w systemach, które mogą być reklamowane jako „rozwiązania ARM lub x86”. Na rok 2024 Nvidia dostarczała rzędu miliarda rdzeni RISC-V rocznie w swoich GPU i SoC (we wszystkich produktach) eetasia.com eetasia.com. Ta liczba pokazuje, jak RISC-V może korzystać na boomie AI. Tak więc w urządzeniach edge AI można mieć główny CPU x86 lub ARM, ale płyta AI w środku może mieć rdzenie RISC-V w tle. Z czasem, jeśli rdzenie RISC-V staną się wystarczająco wydajne, mogą przejąć więcej głównych zadań przetwarzania.
High-Performance Computing (HPC) i superkomputery
x86 w HPC: Większość superkomputerów historycznie używała CPU x86 (często w połączeniu z GPU lub innymi akceleratorami). Na przykład amerykański Frontier (superkomputer eksaskalowy) używa CPU AMD EPYC oraz GPU AMD. Dojrzałość x86 i świetne wsparcie kompilatorów dla kodu naukowego (Fortran itd.) czyniły go bezpiecznym wyborem dla HPC.
ARM w HPC: Znaczącym sukcesem HPC jest japoński Fugaku, który zajął 1. miejsce na Top500 i używa CPU ARM A64FX (bez GPU). Udowodnił, że ARM może obsługiwać obciążenia HPC z wysoką wydajnością (wprowadził rozszerzenie wektorowe SVE, świetne do gęstej matematyki). Europa również bada ARM w HPC (europejski projekt Mont-Blanc analizował ARM, a Atos zbudował superkomputer ARM we Francji). Dzięki SVE2 w ARMv9, przyszłe serwerowe chipy ARM mogą być bardzo odpowiednie do HPC. Nawet Graviton AWS jest rozważany do niektórych zastosowań HPC w chmurze. Nadchodzące chipy Ampere mogą celować w instalacje HPC, gdzie kluczowa jest efektywność energetyczna.
RISC-V w HPC: Centra HPC są zainteresowane otwartymi architekturami, aby uniknąć uzależnienia od jednego dostawcy i móc dostosować rozwiązania do swoich specyficznych zastosowań. Wspomniana Europejska Inicjatywa Procesorowa posiada akcelerator oparty na RISC-V (EPAC), skupiający się na przetwarzaniu wektorowym. Pomysł polega na połączeniu go z ogólnym CPU w heterogenicznym węźle superkomputera. Prace trwają także w Indiach (projekt SHAKTI z IIT Madras) oraz w Chinach (gdzie, jak się donosi, powstają rodzime układy HPC z powodu sankcji), które obejmują RISC-V. Chociaż żaden z najwyżej notowanych superkomputerów nie działa jeszcze wyłącznie na RISC-V, trwają prace przygotowawcze. Na przykład w 2023 roku Barcelona Supercomputing Center ogłosiło prototypowy klaster superkomputerowy RISC-V, wykorzystujący prototypowe układy RISC-V. Oczekuje się, że pod koniec lat 20. XXI wieku niektóre laboratoria narodowe wdrożą superkomputery RISC-V, zwłaszcza jeśli będą chciały mieć w pełni otwarty sprzęt (ze względów bezpieczeństwa lub niezależności). Jednym z etapów pośrednich jest użycie FPGA lub rekonfigurowalnych rdzeni RISC-V do testowania jąder HPC. Ponadto chińska agencja kosmiczna i inne podmioty rozważają RISC-V do zadań podobnych do HPC w kosmosie, ponieważ otwarta ISA pozwala na wprowadzanie zmian odpornych na promieniowanie bez konieczności uzyskiwania zagranicznych zezwoleń.
Obecnie x86 i ARM konkurują w HPC, przy czym x86 ma lekką przewagę dzięki ugruntowanej pozycji i rozwiązaniom takim jak oneAPI, ale ARM udowadnia swoją wartość (zdobywając 1. miejsce, a procesor Grace firmy Nvidia oparty jest na ARM i jest skierowany do superkomputerów, zwłaszcza pod kątem konwergencji AI + HPC). RISC-V to czarny koń – specjaliści HPC uwielbiają możliwość projektowania ISA pod własne potrzeby, a RISC-V im to umożliwia. Wyzwanie stanowi oprogramowanie (wszystkie te biblioteki naukowe itd.) zoptymalizowane i stabilne na RISC-V. Biorąc pod uwagę, że kod HPC jest często open-source lub przynajmniej wysoce wyspecjalizowany, portowanie jest wykonalne, jeśli jest wola i finansowanie. Dlatego HPC może być jednym z pierwszych miejsc, gdzie zaawansowane układy RISC-V (z jednostkami wektorowymi itd.) pokażą swoją wartość, choć prawdopodobnie w systemach hybrydowych z GPU lub innymi akceleratorami.
Podsumowanie mocnych i słabych stron według architektury
Aby wykrystalizować porównanie, oto szybki przegląd mocnych i słabych stron każdej architektury w różnych domenach:
- Mocne strony x86: Najlepiej ugruntowana w komputerach PC i serwerach, z niezrównanym wsparciem dla starszego oprogramowania (szczególnie Windows i aplikacje korporacyjne). Bardzo wysoka wydajność jednowątkowa w flagowych CPU. Szeroka dostępność wykwalifikowanych programistów i istniejących optymalizacji. W serwerach oferuje silną kompatybilność wsteczną i funkcje takie jak zaawansowana wirtualizacja i szyfrowanie (np. AVX-512 do obliczeń, SGX/TDX/SEV dla bezpieczeństwa). Obecnie dobre dla HPC dzięki dojrzałym kompilatorom i wysokiej gęstości wydajności oraz dla każdego zastosowania wymagającego dekad kompatybilności wstecznej.
Słabe strony x86: Efektywność energetyczna jest niższa niż w ARM w większości przypadków (czyni to nieodpowiednim dla telefonów, stanowi wyzwanie w serwerach o ograniczonym poborze mocy). Architektura obciążona dziedzictwem (skomplikowana w projektowaniu i weryfikacji, większa powierzchnia krzemu na dekodowanie itd.). Zamknięty ekosystem – brak elastyczności lub alternatywnych dostawców może oznaczać wyższe koszty i wolniejsze innowacje. Mniej nowych graczy (tylko Intel i AMD ją rozwijają). Wysoka złożoność prowadzi także do częstszych podatności na ataki spekulacyjne. W nowych obszarach, takich jak IoT i mikrokontrolery, x86 jest praktycznie nieobecny, oddając całą tę kategorię. - Zalety ARM: Wydajność przy niskim zużyciu energii – doskonały stosunek wydajności do poboru mocy, co czyni go idealnym dla urządzeń mobilnych i wbudowanych. Szerokie zastosowanie oznacza bogate ekosystemy: Android/iOS na urządzeniach mobilnych, rosnąca obecność Windows i Linux na innych urządzeniach. Wysoce skalowalny – od małego Cortex-M w sensorze po ogromne, 128-rdzeniowe układy serwerowe – przy zachowaniu zasadniczo tych samych zasad architektury. Elastyczność licencjonowania (wielu dostawców i własne implementacje) sprzyja konkurencji i obniża koszty układów (wielu dostawców układów ARM do wyboru dla danego zastosowania). Funkcje bezpieczeństwa, takie jak TrustZone, są szeroko wdrożone, zwiększając atrakcyjność w sektorze konsumenckim i motoryzacyjnym. Szybko zyskuje wiarygodność w serwerach i komputerach PC, z realnymi sukcesami (komputery Mac Apple’a, chmura AWS itd.). W IoT i motoryzacji już głęboko zakorzeniony z ogromną społecznością deweloperów.
Słabości ARM: Nadal nie tak zakorzeniony w starszym oprogramowaniu PC – np. niektóre aplikacje lub gry Windows wyłącznie na x86 mogą nie działać natywnie (choć emulacja częściowo to rozwiązuje). W serwerach niektóre oprogramowanie korporacyjne może nie być jeszcze zoptymalizowane lub certyfikowane dla ARM, co powoduje wahanie w adopcji przez konserwatywne działy IT (choć to z roku na rok maleje). Licencje mogą być drogie dla startupów lub produktów o niskiej marży; ponadto, zależność od Arm Ltd oznacza ryzyko strategiczne (jak pokazał spór prawny Arm-Qualcomm – przypomnienie, że Arm może rygorystycznie egzekwować warunki) tomshardware.com tomshardware.com. Mimo że ARM jest otwarty dla wielu licencjobiorców, ISA jest nadal własnościowa, więc ostatecznie Arm kontroluje jej rozwój – jeśli Arm zmieni warunki biznesowe (niektórzy obawiają się podwyżek cen po IPO lub innych modeli licencjonowania), może to wpłynąć na cały ekosystem. Dodatkowo, dostosowanie ARM poza dostępne opcje nie jest możliwe – do wysoce wyspecjalizowanych zadań trzeba czekać, aż Arm wypuści odpowiedni rdzeń lub rozszerzenie, zamiast wdrożyć je samodzielnie. - Mocne strony RISC-V: Ostateczna elastyczność i możliwość dostosowania – może być dopasowany do dowolnej aplikacji, umożliwiając optymalizacje specyficzne dla danej dziedziny oraz innowacje przez każdego eetimes.eu eetimes.eu. Brak opłat licencyjnych – obniża koszt na chip i zmniejsza barierę wejścia dla firm wchodzących na rynek układów scalonych. Globalny otwarty ekosystem sprzyja współpracy; wiele firm może wnosić ulepszenia (na przykład kilka firm współpracowało nad rozszerzeniem wektorowym RISC-V, aby sprostać potrzebom AI). Już sprawdza się w IoT i mikrokontrolerach z konkurencyjną wydajnością i bardzo niskim kosztem. To preferowany wybór dla organizacji dążących do suwerenności technologicznej (Europa, Chiny intensywnie inwestują, ponieważ uwalnia ich to od zależności od zagranicznej własności intelektualnej) eetimes.eu eetimes.eu. Projekty RISC-V mogą być bardzo małe i energooszczędne gdy jest to potrzebne (świetne do małych systemów wbudowanych), ale także skalowalne – modularna ISA oznacza brak zbędnych elementów w danej implementacji. Ponadto możliwość dodania własnych instrukcji może zapewnić lepszą wydajność lub efektywność w zadaniach specjalistycznych niż rdzenie ogólnego przeznaczenia (na przykład chip RISC-V z własną instrukcją FFT może przewyższyć standardowe ARM/x86 w obliczeniach FFT). Dynamika społeczności jest silna – panuje poczucie nieuchronności („RISC-V jest nieunikniony!” jak mówi społeczność riscv.org) z udziałem dużych graczy technologicznych i ich wkładem w wsparcie oprogramowania. W kwestii bezpieczeństwa, otwartość i prostota mogą ułatwiać weryfikację i budować zaufanie.
Słabości RISC-V: Niedojrzałość ekosystemu – choć szybko się poprawia, nadal pozostaje w tyle pod względem gotowego wsparcia programowego dla wielu komercyjnych zastosowań (brak Windows, a niektóre programy linuksowe mogą wymagać portowania). Brak ogromnej bazy istniejących rozwiązań oznacza, że każda adopcja wymaga proaktywnego portowania oprogramowania (choć dla nowych projektów może to nie stanowić problemu). Mniej sprawdzonych, wysokowydajnych projektów – na rok 2025 nie ma „procesora RISC-V” w laptopie lub serwerze masowego rynku, który mógłby służyć jako punkt odniesienia wydajności (pierwszy może pojawi się wkrótce, ale to dopiero początek). Prowadzi to do ryzyka postrzegania („czy to już gotowe na szerokie zastosowanie?”) dla decydentów. Obawy o fragmentację: jeśli każdy dostawca stworzy własne rozszerzenia, może to rozbić ekosystem oprogramowania (inicjatywy takie jak profil RVA23 próbują temu zaradzić, ustalając wspólne standardy eetasia.com). Ponadto, wsparcie i odpowiedzialność spoczywają na wdrażającym – nie ma jednego dostawcy gwarantującego rdzeń (w przeciwieństwie do ARM, gdzie jeśli rdzeń ma błąd, Arm Ltd. pomaga licencjobiorcom). Mniejsze firmy mogą się tego obawiać, choć mogą zdecydować się na licencjonowanie rdzeni od znanych firm oferujących IP RISC-V, by to zminimalizować. W przypadku bardzo wysokiej wydajności (2025), RISC-V prawdopodobnie nie dorówna absolutnie najlepszym projektom x86/ARM przez kilka generacji nadrabiania zaległości (jest na dobrej drodze, ale musimy poczekać na wyniki). Tak więc dla najwyższych obecnie potrzeb wydajnościowych – na przykład nowoczesnego komputera do gier lub superkomputera z pierwszej dziesiątki – RISC-V jeszcze nie będzie wyborem (ale być może wkrótce dla superkomputera z top-500). Zasadniczo słabością RISC-V jest bycie nowym graczem – ogromny potencjał, ale nadal musi spełnić wszystkie wymagania dojrzałego ekosystemu, by być rozwiązaniem „plug-and-play” w każdej dziedzinie.
Najnowsze trendy i aktualne wydarzenia (2024–2025)
W połowie 2025 roku branża technologiczna obserwuje szybki rozwój tych architektur. Oto niektóre z najważniejszych aktualnych wydarzeń i trendów, które kształtują krajobraz RISC-V vs ARM vs x86:
- IPO ARM i nowe strategie: We wrześniu 2023 roku Arm Holdings przeprowadziło udane IPO, co podkreśliło wiarę inwestorów w wszechobecną rolę IP ARM. Po IPO Arm podobno ponownie ocenia swoje modele biznesowe, aby napędzać wzrost – mówi się o podniesieniu stawek licencyjnych lub pobieraniu opłat za każde urządzenie (co zaniepokoiło niektórych partnerów) oraz o dalszej ekspansji na rynki takie jak motoryzacja i centra danych, gdzie widzi duży potencjał. CEO Arm, Rene Haas, publicznie przyznał, że RISC-V to rosnący konkurent, ale często w tym samym zdaniu podkreślał ogromny ekosystem oprogramowania ARM jako przewagę nasdaq.com. Arm podjęło także nietypowy ruch PR: pod koniec 2022 roku uruchomiło (a później usunęło) stronę internetową porównującą ARM i RISC-V („Arm Flexible Access vs RISC-V: Get The Facts”), co wydawało się być defensywną kampanią marketingową podkreślającą zalety ARM. Szybkie usunięcie tej strony (podobno po wewnętrznym sprzeciwie) sugerowało, że nawet w ARM podejście do RISC-V było przedmiotem sporów – ale pokazało, że Arm postrzega RISC-V jako na tyle poważne zagrożenie, że musi się z nim zmierzyć bezpośrednio reddit.com news.ycombinator.com. Na froncie technicznym Arm wprowadził swoje najnowsze projekty rdzeni (Cortex-A720, Cortex-X4 w 2024 roku dla urządzeń mobilnych; Neoverse V2 i rdzenie nowej generacji E dla serwerów). Neoverse V2 (nazwa kodowa „Demeter”) jest przeznaczony do serwerów o wysokiej wydajności i stanowi rdzeń w procesorze Grace firmy NVIDIA oraz Graviton3 Amazona – Arm twierdzi, że osiągnięto znaczące ulepszenia IPC na rdzeń i kontynuuje skupienie na lepszym stosunku wydajności do poboru mocy dla chmury newsroom.arm.com techzine.eu. Arm pracuje także nad Neoverse V3 i kolejnymi, a także wariantem ukierunkowanym na HPC/AI z ogromnymi jednostkami wektorowymi. Nadchodzące smartfony (koniec 2024 i 2025 rok) prawdopodobnie będą wyposażone w główny rdzeń Cortex-X4, co podkreśla, że ARM wciąż jest podstawą dla najnowocześniejszych mobilnych CPU. Kolejny trend strategiczny: Arm rozszerza działalność poza samą sprzedaż IP – pojawiają się plotki, że może zaprojektować własne prototypowe układy, aby zaprezentować możliwości (choć nie do sprzedaży komercyjnej, a jako projekt referencyjny). Wszystkie te działania mają na celu wzmocnienie ekosystemu ARM właśnie w momencie, gdy pojawiają się alternatywy.
- Ciągły sukces Apple z ARM: Przejście Apple na ARM (Apple Silicon) w komputerach Mac okazało się ogromnym sukcesem i spodziewamy się, że do połowy 2025 roku zadebiutuje kolejna generacja (prawdopodobnie układ „M3” w procesie 3 nm), jeszcze bardziej zwiększając wydajność i efektywność. Układy Apple nie tylko dorównują x86, ale zmusiły producentów komputerów PC z x86 do reakcji (na przykład obecnie producenci ultrabooków mocniej podkreślają czas pracy na baterii). Dominacja Apple w segmencie laptopów premium potwierdziła przydatność ARM do zastosowań o wysokiej wydajności. Pojawiają się także spekulacje, że Apple może ostatecznie zaprojektować własne układy serwerowe (do swoich centrów danych) oparte na ARM – nic nie zostało potwierdzone, ale po sukcesie AWS inni duzi licencjobiorcy ARM, tacy jak Apple, Oracle, Microsoft, mogą rozważyć własne układy ARM do serwerów. Jeśli chodzi o RISC-V, jak wspomniano, Apple podobno używa RISC-V do niektórych wewnętrznych kontrolerów w swoich SoC theregister.com theregister.com (prawdopodobnie w kontrolerach Bluetooth lub pamięci masowej). Raport Semianalysis z 2022 roku twierdził, że Apple zastępuje niektóre małe rdzenie ARM własnymi rdzeniami RISC-V w przyszłych SoC do iPhone’ów theregister.com. Jeśli to prawda, to duże psychologiczne zwycięstwo dla RISC-V (choć nie są to rdzenie widoczne dla użytkownika, pokazuje to zaufanie do RISC-V nawet w topowych układach). Apple nie skomentowało publicznie RISC-V, ale jest członkiem RISC-V International. W każdym razie sukces Apple utrzymuje ARM w centrum uwagi i wywiera presję zarówno na Intela (x86), jak i na szerszy świat oprogramowania PC, by optymalizować pod kątem ARM. Odpowiedź Intela i przyjęcie wielu ISA: Intel, jako główny zwolennik x86, realizuje podwójną strategię: kontynuuje rozwój x86 (ich plan obejmuje Meteor Lake, Arrow Lake w 2024 roku, następnie Lunar Lake i kolejne z nowymi węzłami technologicznymi jak 20A, 18A, które obiecują duże zyski wydajnościowe), a jednocześnie Intel pozycjonuje się jako partner produkcyjny i IP dla ARM i RISC-V. W zaskakującym, ale strategicznym ruchu, Intel stał się znaczącym sojusznikiem RISC-V: dołączył do RISC-V International, zainwestował w startupy RISC-V (takie jak SiFive i inne poprzez swój fundusz innowacji foundry o wartości 1 mld dolarów) i oferuje produkcję układów RISC-V i ARM dla klientów poprzez Intel Foundry Services intc.com intc.com. CEO Intela, Pat Gelsinger, otwarcie stwierdził, że Intel chce „wspierać wszystkie wiodące ISA” w swoim foundry intc.com. Intel zdaje sobie sprawę, że nawet jeśli x86 straci część rynku, nadal może zarabiać na produkcji układów innych firm. W 2023 roku Intel ogłosił partnerstwo z ARM, aby umożliwić produkcję rdzeni ARM w procesie 18A Intela do 2025 roku, skierowane do klientów mobilnych SoC. W przypadku RISC-V, Intel współpracuje z firmami takimi jak Andes, SiFive i Ventana, aby zapewnić, że ich IP działa dobrze w fabrykach Intela intc.com. Intel buduje także otwarty ekosystem chipletów (Universal Chiplet Interconnect Express, UCIe), w którym można łączyć chiplet x86, ARM, RISC-V w jednym pakiecie, i chce być główną foundry dla tej modułowej przyszłości intc.com intc.com. Na froncie x86 Intel miał godny uwagi incydent: zaproponował x86-S (tylko 64-bitowy), aby uprościć przyszłe procesory, ale na początku 2025 roku pojawiły się informacje, że Intel porzucił plany x86-S po opinii branży steamcommunity.com hwcooling.net. Wskazuje to, że choć rezygnacja z dziedzictwa brzmi dobrze, ekosystem (zwłaszcza producenci PC i klienci korporacyjni polegający na BIOS/16-bitowych rozwiązaniach) nie był gotowy na zerwanie kompatybilności. Tak więc x86 jeszcze przez jakiś czas będzie niosło swoje dziedzictwo. Tymczasem AMD kontynuuje innowacje z mikroarchitekturami Zen; do połowy 2025 roku procesory AMD Zen 5 prawdopodobnie będą już dostępne (z poprawioną wydajnością, być może z dodanymi instrukcjami akceleracji AI, jak sygnalizowali), a Zen 6 jest w fazie rozwoju. AMD również zasugerowałow akceptowaniu heterogeniczności – na przykład pojawiły się plotki o „hybrydowym” APU AMD z jakimś komponentem opartym na ARM do zadań specjalistycznych (jedna z plotek o nazwie kodowej „SoundWave” sugerowała, że AMD pracuje nad niskoprądowym rdzeniem Arm dla APU Microsoft Surface tomshardware.com tomshardware.com, ale AMD tego nie potwierdziło). Niezależnie od tego, czy AMD użyje ARM, przynajmniej stara się wspierać inicjatywy inne niż x86 w pewien sposób – np. AMD wnosi wkład w open source dla RISC-V w obszarach peryferyjnych (jak zespół sterowników AMD dodający wsparcie RISC-V dla niektórych komponentów sterowników graficznych riscv.org riscv.org). To pokazuje, że nawet firmy x86 zabezpieczają się na kierunku RISC-V.
- NVIDIA i wątek AI: Nvidia próbowała przejąć firmę Arm w latach 2020–21, co byłoby przełomem, ale transakcja została zablokowana przez organy regulacyjne na początku 2022 roku. Po nieudanym przejęciu Nvidia przeszła do planu B: została członkiem Premier organizacji RISC-V International i zaczęła wykorzystywać RISC-V wewnętrznie na wiele sposobów. Przykładem są kontrolery GPU Nvidii wykorzystujące do 40 rdzeni RISC-V eetimes.eu. W 2022 roku Nvidia wprowadziła na rynek swój procesor Grace, procesor do centrów danych oparty na rdzeniach ARM Neoverse, często łączony z ich GPU w superkomputerach AI (np. system Grace+Hopper). Tak więc Nvidia jest teraz obecna na rynku procesorów z ARM, ale także wykorzystuje RISC-V do procesorów pomocniczych. Wraz z boomem AI w latach 2023–2025 Nvidia sprzedaje każdy wyprodukowany układ (głównie GPU), ale interesujące jest to, że jej plan rozwoju obejmuje teraz procesory i być może większą integrację. Branżowi obserwatorzy zastanawiają się, czy Nvidia ostatecznie zaprojektuje własne, niestandardowe rdzenie ARM lub nawet rdzenie RISC-V do obliczeń specyficznych dla AI. Fakt, że Hyundai i Samsung zainwestowały 100 mln dolarów w Tenstorrent – startup rozwijający układy AI oparte na RISC-V – w 2023 roku riscv.org riscv.org sugeruje przekonanie, że RISC-V może odegrać rolę na rynku układów AI, gdzie kluczowe jest dostosowanie architektury do obciążeń ML. Akceleratory AI często wymagają ścisłego połączenia rdzeni ogólnego przeznaczenia (dla elastyczności) i niestandardowych jednostek macierzowych; otwarte podejście RISC-V jest tu idealne. Możliwe, że przyszłe produkty Nvidii będą integrować rdzenie RISC-V w większych rolach (na przykład przyszły DPU – jednostka przetwarzania danych – od Nvidii może wykorzystywać RISC-V jako główny procesor, ponieważ DPU potrzebują wielu małych rdzeni do zadań sieciowych).
- Chiny i suwerenność technologiczna: Głównym trendem wpływającym na rywalizację RISC-V vs ARM vs x86 jest geopolityczne rozdzielenie technologiczne. Ponieważ USA ograniczają dostęp Chin do zaawansowanych układów x86 (a nawet zaawansowanych projektów ARM poprzez kontrolę eksportu), Chiny mocno zainwestowały w rodzimy RISC-V jako wyjście z sytuacji. Chińskie firmy wprowadziły dziesiątki układów RISC-V do wszystkiego – od sprzętów AGD po serwery. Na przykład, dział półprzewodników T-Head firmy Alibaba ma linię rdzeni RISC-V (seria Xuantie) i nawet zaprezentował Androida działającego na ich SoC RISC-V. Huawei, któremu zakazano produkcji najnowocześniejszych układów Kirin ARM do telefonów 5G z powodu sankcji, podobno rozważał alternatywne architektury (choć ostatnio znów użył rdzeni ARM w zaskakującym nowym układzie 7nm, co pokazuje, że wciąż mają do nich pewien dostęp). Jednak w dłuższej perspektywie Chiny wyraźnie postrzegają RISC-V jako technologię strategiczną, w której mogą osiągnąć parytet lub przewagę – jest otwarta, więc nikt nie może ich odciąć od projektu, a oni sami mogą wnieść swój wkład. Przeniesienie RISC-V International do Szwajcarii miało częściowo uspokoić chińskich członków, że nie zostaną nagle odcięci dfrobot.com. W artykule Nasdaq powyżej podkreślono obawy amerykańskich ustawodawców, że „RISC-V może wspierać cele Pekinu” nasdaq.com nasdaq.com – niektórzy w Waszyngtonie nawet proponowali ograniczenie udziału amerykańskich firm w otwartym projekcie RISC-V, jakby to był eksport technologii. To kontrowersyjna kwestia: zwolennicy RISC-V odpowiedzieli, że takie ograniczenia byłyby strzałem w stopę USA, ponieważ amerykańskie firmy są jednymi z największych beneficjentów i współtwórców RISC-V (np. Western Digital, Google, NVIDIA, a nawet dostawcy wojskowi jak Microchip). Raport CSIS zauważył, że RISC-V zwiększa konkurencyjność amerykańskich firm projektujących układy, tworząc niskokosztową platformę do współpracy csis.org – zasadniczo argumentując, że USA powinny postawić na otwartość, by pozostać liderem, zamiast próbować ją tłumić. Na rok 2025 nie wprowadzono żadnych zakazów dotyczących RISC-V; zamiast tego USA skupiają się na ograniczaniu narzędzi do produkcji układów itp. Jednak ta dyskusja podkreśla, że wzrost znaczenia RISC-V jest powiązany z interesami narodowymi. Można się spodziewać, że Chiny będą inwestować ogromne środki w rozwój RISC-V – np. do 2025 roku może zostać ujawniony chiński superkomputer eksaskalowy z akceleratorami RISC-V (czasem ukrywają swoje superkomputery z obawy przed sankcjami). Ponadto chińskie firmy elektroniki użytkowej (takie jak Xiaomi czy Alibaba) mogą szybciej niż zachodnie firmy zaskoczyć produktem konsumenckim opartym na RISC-V, ponieważ dla nich to zarówno wybór patriotyczny, jak i ekonomiczny.
- Współpraca społeczności i przemysłu: Wydarzenia RISC-V Summit (coroczne konferencje) z roku na rok stają się coraz większe, a szczyt w Ameryce Północnej w 2024 roku podkreślił ważne kamienie milowe, takie jak ratyfikacja profilu aplikacyjnego RVA23 eetasia.com oraz liczne wystąpienia kluczowych firm technologicznych. Obserwowaliśmy tworzenie sojuszy przez firmy: np. w Europie dziesięć europejskich firm technologicznych (w tym Bosch, Infineon, Siemens itd.) utworzyło inicjatywę „EPI RISC-V”, w USA DARPA finansowała otwarte programy sprzętowe wykorzystujące RISC-V, a Indie ogłosiły ambicję tworzenia układów scalonych opartych na RISC-V dla swoich programów cyfrowych (pierwszy rodzimy 64-bitowy rdzeń Indii, Shakti, oparty jest na RISC-V). Nawet Linux Foundation uruchomiła projekt RISC-V Software Ecosystem (RISE), aby koordynować wsparcie programistyczne w całym przemyśle opensource.googleblog.com. Cała ta współpraca sugeruje, że RISC-V zgromadził różnorodną grupę, która dostrzega wartość w otwartej przyszłości sprzętowej. Przypomina to nieco wczesne dni Linuksa – wiele firm współpracujących nad wspólnym rdzeniem, konkurując jednocześnie na poziomie produktów. To dobrze wróży długowieczności RISC-V.
- Nadchodzące plany produktowe: Krótkie spojrzenie na to, czego można się spodziewać lub o czym się mówi w przypadku każdego z nich:
- x86: Meteor Lake Intela (2023) wprowadził modułową (chipletową) konstrukcję i zintegrował akcelerator AI (neural engine) na chipie; Arrow Lake (oczekiwany w 2024) ma to udoskonalić, a Lunar Lake (~2025) celuje w niskie zużycie energii, wszystkie na nowych procesach Intela, mając na celu odzyskanie pozycji lidera wydajności energetycznej. Zen 5 AMD (koniec 2024) zasili Ryzen 8000 i EPYC Genoa-X itd., obiecując wzrost IPC, a Zen 6 (~2025–26) jest w fazie projektowania, prawdopodobnie z zaawansowanym 3D stackingiem, większą liczbą instrukcji AI i jeszcze większą liczbą rdzeni. Obie firmy promują DDR5, PCIe5/6, CXL w serwerach – co jest istotne, ponieważ pamięć i interkonekt są kluczowe w rywalizacji z nowymi architekturami. Mówi się także o integracji FPGA Xilinx (dla AMD) i dedykowanych rdzeniach AI (zespół Gaudi Intela), które mają być łączone z x86 w przyszłych układach, by zwiększyć ich wszechstronność. Na rynku klienta x86 jest również wyzwaniem ze strony Chromebooków (obecnie głównie ARM) i Apple (ARM), dlatego Intel szczególnie pracuje nad wyspecjalizowanymi mobilnymi SoC (zintegrowane 5G itd.), by odzyskać pozycję – np. o nazwie kodowej Panther Lake około 2025 roku, spodziewana jest architektura mobilna pierwszego wyboru dla Intela hardwaretimes.com hardwaretimes.com.
- ARM: W segmencie mobilnym seria Cortex-X (X4 w 2024, prawdopodobnie X5 do 2025) prowadzi wyścig na najbardziej wydajne rdzenie Androida. Zobaczymy powszechną adopcję ARMv9 w nowych układach, co przyniesie takie funkcje jak zwiększone bezpieczeństwo i nową architekturę systemu pamięci ARM. W serwerach, ARM Neoverse roadmap: Neoverse V2 jest już dostępny (używany przez NVIDIA Grace), Neoverse V3 ma pojawić się wkrótce, oferując kolejne skoki wydajności, by bezpośrednio konkurować z x86 w chmurze/HPC do 2025 roku newsroom.arm.com techzine.eu. Kolejny układ Ampere po AmpereOne ma według plotek skalować się powyżej 192 rdzeni, być może z własną mikroarchitekturą do 2025 roku – to może ustanowić rekord liczby rdzeni na jednym gnieździe, podkreślając skalowalność ARM. Dodatkowo, Qualcomm to dzika karta: zespół Nuvia projektował serwerowy rdzeń ARM (zanim Qualcomm przekierował ich na PC/mobilne). Jeśli Qualcomm wróci do ambicji serwerowych, możemy zobaczyć także ich układ ARM do serwerów. Motoryzacyjne układy ARM od takich firm jak NXP i Renesas, z większymi możliwościami AI, nadchodzą, by obsługiwać zadania autonomiczne (wykorzystują ARM do ogólnych obliczeń oraz akceleratory). Dodatkowo trendem jest ARM w sprzęcie sieciowym – Marvell Octeon 10 (oparty na ARM Neoverse) trafia do stacji bazowych 5G, zastępując starsze MIPS/PPC. Prawdopodobnie zobaczymy tego więcej do 2025 roku, gdy każdy nowy element infrastruktury będzie miał ARM jako mózg.
- RISC-V: Wiele układów RISC-V zaplanowanych na 2024/2025: Veyron V2 firmy Ventana (jak omówiono) ma być dostarczany w 2025 roku, a klienci budują serwery specyficzne dla danej dziedziny eetasia.com eetasia.com. SiFive wprowadza na rynek HiFive Pro P550 płytę deweloperską eetasia.com eetasia.com, która jest jak mini PC dla deweloperów do uruchamiania Linuksa na szybkim układzie RISC-V – to krok w stronę mainstreamu. Andes i inni dostawcy IP wypuszczają rdzenie IP o wyższej wydajności – np. Andes ogłosił serie AX45 i AX65 do aplikacji obsługujących Linuksa, a nawet do pewnego przetwarzania wektorowego eetasia.com. Po stronie GPU trwają ciekawe prace nad GPU RISC-V (np. projekt o nazwie LibreGPU), aby mógł powstać w pełni otwarty stos sprzętowo-programowy. Wkrótce możemy zobaczyć RISC-V sparowany z otwartoźródłowym GPU w jakiejś niszy (być może wojskowej lub badawczej). Warto wspomnieć o aspekcie Open Hardware: OpenHW Group, która rozwija otwartoźródłowe rdzenie RISC-V (jak rodzina CORE-V), ogłosiła ulepszenia przybliżające je do wydajności komercyjnych rdzeni. Ten ekosystem otwartych rdzeni oznacza, że do 2025 roku będą dostępne całkowicie darmowe projekty średniej klasy rdzeni RISC-V, które każdy może wyprodukować (np. w 2024 roku wykonano tape-out otwartego 64-bitowego rdzenia RISC-V obsługującego Linuksa w GlobalFoundries 22nm). To może znacząco poszerzyć adopcję w edukacji i startupach. Kolejny nadchodzący produkt pochodzi od Alibaba’s T-Head: zaprezentowali 16-rdzeniowy układ RISC-V 2,5 GHz w 12nm i zasugerowali kolejną generację w 5nm zbliżającą się wydajnością do klasy Arm Cortex-A76 – te mogą trafić do infrastruktury chmurowej w Chinach. Patrząc na mikrokontrolery, Espressif ma nadchodzący ESP32-P4 (RISC-V dual-core 400 MHz) dla IoT, co jest istotne, ponieważ ich układy często wyznaczają trendy IoT (są popularne na całym świecie w DIY i komercyjnym IoT). Procesor kosmiczny RISC-V NASA (HPSC) powinien zostać dostarczony około 2025 roku do testów – 8-rdzeniowy, odporny na błędy RISC-V firmy Microchip, prawdopodobnie używany w misjach księżycowych Artemis i dalej theregister.com theregister.com. Jego sukces dodatkowo potwierdzi RISC-V w lotnictwie i obronności.
Jeszcze jeden aktualny trend wart odnotowania: wirtualizacja i emulacja oprogramowania niwelują różnice. Rosetta2 Apple, emulacja x86-na-ARM Microsoftu oraz projekty takie jak Box64 umożliwiające uruchamianie aplikacji x86 Linux na ARM/RISC-V, sprawiają, że łatwiej jest łączyć architektury bez utraty wsparcia dla starszego oprogramowania. Oznacza to, że bariera wejścia dla nowej architektury jest niższa niż dekadę temu. Jeśli laptop z RISC-V potrafi płynnie emulować większość aplikacji x86 z przyzwoitą szybkością, konsumentom może być obojętne, jaka ISA jest w środku. Widzimy to na przykładzie Apple – wielu użytkowników nawet nie zauważyło zmiany ISA w Macu, poza poprawą baterii i wydajności, dzięki Rosetta. Ten trend może pomóc RISC-V i ARM wkraczać na terytorium x86 z mniejszym oporem.
Wnioski i perspektywy
Na połowę 2025 roku rywalizacja pomiędzy RISC-V, ARM i x86 przekształciła się w wyścig trzech graczy, gdzie każda architektura prezentuje swoją filozofię na czele współczesnej informatyki. x86, weteran, opiera się na dziedzictwie wysokiej wydajności i ogromnej bazie oprogramowania, ale stoi przed bezprecedensową presją, by wprowadzać innowacje w zakresie efektywności i otwartości. ARM, elastyczny pretendent, wykorzystał swoją efektywność, by z pozycji króla mobilności stać się poważnym konkurentem w komputerach PC i serwerach, jednocześnie umacniając swoją pozycję w sektorze embedded i motoryzacyjnym. A RISC-V, buntownik, szybko przeszedł od akademickiej ciekawostki do rynkowego disruptora – udowadniając, że otwarte podejście do sprzętu może pobudzić globalną współpracę i w rekordowym tempie stworzyć konkurencyjne produkty.
W podstawach technicznych, czysta, od podstaw zaprojektowana architektura RISC RISC-V i jej modułowe rozszerzenia dają jej długoterminową elastyczność, co dobrze wróży w czasach dywersyfikacji informatyki (od chmury, przez edge, po wyspecjalizowane układy AI). Wieloletnie udoskonalanie RISC przez ARM i ogromny katalog IP zapewniają zrównoważone połączenie wydajności i efektywności, dlatego ARM jest wykorzystywany od smartfonów po superkomputery. Dziedzictwo CISC x86 nie jest już przeszkodą dzięki nowoczesnym technikom mikroarchitektury, ale jego bagaż jest widoczny – eksperymenty Intela z x86-S pokazują chęć pozbycia się części historycznego balastu, nawet jeśli ekosystem nie jest jeszcze gotowy na rozstanie tomshardware.com tomshardware.com.
Pod względem wydajności i efektywności, pole gry jest obecnie znacznie bardziej wyrównane niż w przeszłości: układy ARM udowadniają teraz, że w przeliczeniu na wat mogą prześcignąć x86, a nawet dorównywać im pod względem wydajności absolutnej w wielu przypadkach dfrobot.com dfrobot.com. x86 stara się dogonić konkurencję pod względem efektywności (dzięki nowym hybrydowym projektom rdzeni i zaawansowanym procesom technologicznym), jednocześnie wykorzystując swoją surową moc i skalowanie częstotliwości, by zyskać przewagę w zadaniach specjalistycznych. Wydajność RISC-V tymczasem z roku na rok gwałtownie rośnie, głównie dzięki uświadomieniu sobie, że „wystarczająco dobre” rdzenie w połączeniu z masywną równoległością lub akceleratorami mogą osiągnąć świetną przepustowość. Prawdopodobnie nie widzieliśmy jeszcze prawdziwego potencjału RISC-V w segmencie high-end – ale pierwsze sygnały (jak 192-rdzeniowy procesor chmurowy servethehome.com czy NVIDIA dostarczająca miliardy układów RISC-V w GPU eetasia.com) sugerują, że zaskoczy sceptyków raczej prędzej niż później. Jak ujął to jeden z zwolenników RISC-V, gdy dostawcy się przeniosą, a ekosystemy się rozwiną, firmy będą miały „idealny pretekst, by zmienić platformę”, uwalniając „erę innowacji i taniego projektowania eksperymentalnego” w układach scalonych eetimes.eu eetimes.eu. To oddaje optymizm wokół RISC-V: że uwolnienie się od własnościowych ograniczeń zapoczątkuje nową złotą erę kreatywności w dziedzinie krzemu – podobnie jak open source zrobił to dla oprogramowania.
Różnice w licencjonowaniu i ekosystemie oznaczają również, że konkurencja nie jest czysto techniczna, ale także ekonomiczna i polityczna. Otwarty model RISC-V stanowi wyzwanie dla dotychczasowych modeli przychodów – Arm dostosowuje sposób licencjonowania (być może pobierając opłaty za urządzenie lub za okres, wiedząc, że firmy mają teraz alternatywę), a nawet Intel/AMD muszą uzasadnić wyższą cenę swoich układów w porównaniu z potencjalnie tańszymi rozwiązaniami RISC-V lub ARM, które spełniają wymagania. Efektem mogą być korzystniejsze warunki licencyjne lub współprace (widzimy, że samo Arm dołącza do innych, tworząc wspólne przedsięwzięcia, by propagować swoją technologię w otwarty sposób, a Intel współpracuje z firmami RISC-V – co kilka lat temu byłoby nietypowym sojuszem). Na froncie geopolitycznym widać wyraźnie, że niezależność architektoniczna stała się częścią strategii narodowych: Europa finansuje rozwój RISC-V dla samowystarczalności eetimes.eu, Chiny traktują RISC-V jako fundament, by uniknąć sankcji, USA rozważają, jak utrzymać pozycję lidera w świecie otwartych standardów – wszystko to wskazuje, że RISC-V kontra ARM kontra x86 to coś więcej niż wybór inżynierski; to jest splecione z tym, jak kraje i firmy zapewniają sobie, że nie będą „wstrzymywane przez powolne mapy drogowe projektantów zastrzeżonych”, jak ujęło to EETimes eetimes.eu. W tym sensie wzrost znaczenia RISC-V może prowadzić do bardziej zdemokratyzowanego krajobrazu technologicznego, w którym żadna pojedyncza korporacja ani kraj nie może zmonopolizować technologii CPU.
Tymczasem bezpieczeństwo pozostaje mieczem obosiecznym: x86 i ARM zainwestowały ogromne środki w wzmocnienie swoich architektur, ucząc się na wcześniejszych błędach (z funkcjami takimi jak Intel CET, ARM PAC itd.), podczas gdy RISC-V może od początku uwzględniać wiele z tych lekcji. Nadchodzące lata pokażą, która architektura najlepiej zrównoważy wydajność i bezpieczeństwo – to szczególnie istotne, gdy coraz więcej urządzeń na brzegu sieci (np. autonomiczne samochody czy wszczepiane urządzenia medyczne) wymaga absolutnej niezawodności. Otwarte standardy, takie jak RISC-V, mogą przyspieszyć poprawę bezpieczeństwa dzięki szerszej kontroli i innowacjom (na przykład integracja możliwości CHERI dla bezpieczeństwa pamięci). Jednak ugruntowane architektury mają przewagę wieloletnich testów i udoskonaleń w terenie, na co RISC-V będzie musiał jeszcze zapracować.
Patrząc w przyszłość, możemy przewidywać kilka prawdopodobnych kierunków rozwoju:
- Konwergencja i systemy hybrydowe: Nie byłoby zaskoczeniem, gdyby pojawiły się systemy integrujące wiele ISA w jednym rozwiązaniu – na przykład przyszły laptop może mieć procesor x86 dla kompatybilności wstecznej i koprocesor RISC-V do wydajnego przetwarzania AI, albo serwer może mieć główne rdzenie ARM i akceleratory RISC-V dzielące obciążenie. Dzięki projektom opartym na chipletach i szybkim połączeniom, mieszanie i dopasowywanie typów rdzeni może stać się standardem, skutecznie kończąc erę „jednej ISA, by wszystkimi rządzić”. Wizja foundry Intela wyraźnie wspiera tę heterogeniczną przyszłość intc.com intc.com.
- Adaptacja oprogramowania: Przemysł oprogramowania szybko dostosowuje się do świata wieloarchitekturowego. Narzędzia deweloperskie i języki programowania są coraz bardziej wieloplatformowe. Chmura obliczeniowa abstrahuje od leżącej u podstaw architektury ISA (kontenery i orkiestracja nie przejmują się, czy host to x86 czy ARM). Na przykład .NET firmy Microsoft działa teraz na ARM; Java działa wszędzie; nawet silniki gier są portowane. Oznacza to, że tarcie przy zmianie architektury będzie się stale zmniejszać, umożliwiając szybsze przejścia, jeśli jedna architektura zaoferuje przewagę. Na przykład, jeśli RISC-V osiągnie punkt krytyczny, będąc „wystarczająco dobrym” i znacznie tańszym, firmy programistyczne mogłyby szybko przekompilować i się przenieść.
- Pojedynek ARM vs RISC-V: ARM i RISC-V wydają się gotowe na bardziej bezpośrednie starcie, zwłaszcza w sektorze embedded i IoT. Inicjatywa ARM, by nakłonić mniejszych klientów do gotowych pakietów (i być może podnieść ceny), może nieumyślnie skierować ich do RISC-V. Jest cytat z przedstawiciela ARM, który przyznaje, że RISC-V świetnie sprawdza się w tanich kontrolerach, gdzie można po prostu tanio wstawić istniejący projekt news.ycombinator.com – szczere przyznanie, że w segmencie mikrokontrolerów RISC-V ma bardzo przekonującą ofertę kosztową. ARM prawdopodobnie skupi się na sile swojego ekosystemu i wsparciu (argument „dostajesz to, za co płacisz”). Możemy też zobaczyć reakcję ARM w postaci większej elastyczności (może pozwalając klientom na dodanie drobnych własnych instrukcji lub częściowe otwarcie swojego IP) – to niepotwierdzone, ale konkurencja może do tego skłonić.
- Przyszła rola x86: x86 nie zniknie; jego pozycja w komputerach PC/serwerach i kompatybilność wsteczna gwarantują długi ogon. Jednak jego rola może przesunąć się bardziej w stronę wyspecjalizowanych, wysokowydajnych nisz. CEO AMD, Lisa Su, wspominała o koncepcji współistnienia x86 i ARM, z których każda nadaje się do innych zadań. Możemy zobaczyć x86 głównie w high-endowym gamingu, niektórych zadaniach korporacyjnych trudnych do migracji oraz być może w obszarze bardzo wysokiej wydajności jednowątkowej (ponieważ Intel i AMD będą nadal podnosić taktowania i IPC dla niektórych zastosowań, jak oprogramowanie inżynierskie, symulacje itp.). Dodatkowo x86 może znaleźć zastosowanie jako x86-jako-usługa: jeśli w końcu typowe urządzenia klienckie staną się ARM lub RISC-V, x86 może działać w instancjach chmurowych, zapewniając kompatybilność wsteczną na żądanie (trochę jak architektura mainframe IBM, która nadal istnieje, ale często jest dostępna przez wirtualizację). Intel i AMD rozwijają także GPU, FPGA i niestandardowe akceleratory, by nie polegać wyłącznie na CPU – pokazując, że przewidują heterogeniczną przyszłość obliczeń i odpowiednio się pozycjonują (Intel z Habana/Movidius dla AI, AMD z FPGA Xilinx).
- Wzrost architektur specyficznych dla domen: Dzięki temu, że RISC-V obniża bariery wejścia, możemy zobaczyć więcej procesorów specyficznych dla domen (na przykład otwartoźródłowe GPU ISA lub CPU zoptymalizowane pod VR/AR), które przełamują schemat jednej uniwersalnej ISA do wszystkiego. Sam RISC-V może rozgałęzić się na profile, które będą niemal oddzielnymi niszami (np. RISC-V do superkomputerów wektorowych kontra RISC-V do mikrokontrolerów – mają wspólną bazę, ale w praktyce wyglądają bardzo różnie). Jeśli zostanie to zrobione w kontrolowany sposób (aby nie doprowadzić do zbyt dużej fragmentacji), może to przynieść ogromne skoki wydajności w określonych zadaniach. Wielkim pytaniem jest, czy taka specjalizacja wyprzedzi ulepszenia w rdzeniach ogólnego przeznaczenia z akceleratorami. Jednak wydarzenia takie jak ustanowienie standardowych profili przez RISC-V International pokazują próbę pogodzenia obu światów: specjalizacji z pewną standaryzacją.
Podsumowując, połowa 2025 roku zastaje świat komputerowy w punkcie zwrotnym. RISC-V, ARM i x86 mają wyraźnie określone ścieżki do sukcesu, a ich konkurencja jest korzystna dla całej branży. Dla konsumentów i firm oznacza to lepszą wydajność, niższe koszty i większy wybór. Cytat Davida Pattersona, jednego z twórców RISC-V, oddaje ten optymizm: „Cieszę się, że Intel… jest teraz członkiem RISC-V International,” powiedział, zauważając, jak historyczne jest to, że pionier mikroprocesorów przyjął otwartą przyszłość ISA intc.com. Podkreśla to, że nawet stare firmy dostrzegają zmiany: otwartość i współpraca (reprezentowane przez RISC-V) napędzają kolejną erę innowacji w półprzewodnikach. Z drugiej strony, CEO Arm Rene Haas ostudził entuzjazm, podkreślając trudność budowania ekosystemów, sugerując, że wzrost RISC-V po prostu potwierdza, jak wartościowa była droga Arm nasdaq.com. A jak ujął to jeden z wiceprezesów Arm, konkurencja „pomaga nam wszystkim się skupić i upewnić, że robimy to lepiej” theregister.com. Rzeczywiście, każda architektura zmusza pozostałe do ewolucji – x86 staje się lżejsze i integruje nowe technologie, ARM rozrasta się i wchodzi w każdą dziedzinę, a RISC-V przyspiesza standaryzację i jakość, by sprostać oczekiwaniom przedsiębiorstw.
Ostatecznie „zwycięzcą” może nie być jedna architektura, lecz raczej konsumenci i branże, które zyskają dzięki tej obfitości technologii. Najprawdopodobniej zmierzamy w kierunku heterogenicznego świata, w którym wszystkie trzy (a być może i inne) znajdą trwałe miejsce. Architektury mogą nawet współpracować w ramach pojedynczych systemów w sposób zacierający granice. Trafnie więc w 2025 roku pytanie nie brzmi „Która architektura przejmie prowadzenie?”, lecz raczej „Jak szybko podejście oparte na otwartym standardzie osiągnie dominację i w jakiej formie?” eetimes.eu eetimes.eu. Nadchodzące lata przyniosą odpowiedź, a jeśli obecne trendy się utrzymają, ta odpowiedź może nadejść szybciej, niż ktokolwiek się spodziewał. Krajobraz chipów jest przekształcany na naszych oczach – to prawdziwy pojedynek krzemowy – i niezależnie od tego, która ISA znajdzie się w Twoim następnym urządzeniu, będzie ono wyraźnie lepsze, ponieważ RISC-V, ARM i x86 są uwikłane w tę zaciętą, ale płodną rywalizację.Źródła:
- Emily Newton, „Arm vs. RISC-V w 2025: Która architektura przejmie prowadzenie?” – EE Times Europe, grudzień 2024 eetimes.eu eetimes.eu eetimes.eu
- Tobias Mann, „Szefowie Arm: Szanujemy RISC-V, ale nie jest naszym rywalem w centrum danych” – The Register, wrzesień 2022 theregister.com theregister.com
- DFRobot Blog, „Czy RISC-V może prześcignąć X86 i ARM?” – listopad 2023 dfrobot.com dfrobot.com
- Tom’s Hardware, „Qualcomm wygrywa batalię prawną z Arm — producent chipów nie naruszył licencji Arm” – grudzień 2024 tomshardware.com tomshardware.com tomshardware.com
- RISC-V International, „RISC-V podkreśla postępy i zdobywanie rynku” – Nitin Dahad, EE Times Asia, listopad 2024 eetasia.com eetasia.com eetasia.com
- Google Open Source Blog, „Android i RISC-V: Co musisz wiedzieć” – październik 2023 opensource.googleblog.com opensource.googleblog.com
- Nasdaq/Benzinga, „RISC-V kontra ARM: Jak napięcia technologiczne USA-Chiny mogą zdefiniować innowacje w chipach na nowo” – październik 2023 nasdaq.com nasdaq.com
- Intel Corporation Komunikat Prasowy, „Intel uruchamia fundusz 1 miliard dolarów na rozwój ekosystemu RISC-V i Foundry” – luty 2022 intc.com intc.com intc.com
- Ian Ferguson (dyrektor wykonawczy Arm) komentuje dla EE Times, grudzień 2024 eetimes.eu eetimes.eu
- Arm Newsroom, „Aktualizacje planu rozwoju Neoverse” – 2023 newsroom.arm.com techzine.eu
- Tom’s Hardware, „Intel optymalizuje odchudzony zestaw instrukcji X86S” – wrzesień 2024 tomshardware.com tomshardware.com
- RISC-V International Newsletter, „Wiadomość od RISC-V: RISC-V jest nieunikniony!” – 2023 riscv.org
